JPS5942463B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS5942463B2
JPS5942463B2 JP47095341A JP9534172A JPS5942463B2 JP S5942463 B2 JPS5942463 B2 JP S5942463B2 JP 47095341 A JP47095341 A JP 47095341A JP 9534172 A JP9534172 A JP 9534172A JP S5942463 B2 JPS5942463 B2 JP S5942463B2
Authority
JP
Japan
Prior art keywords
region
diffusion
type
semiconductor layer
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP47095341A
Other languages
English (en)
Other versions
JPS4952987A (ja
Inventor
忠晴 露木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP47095341A priority Critical patent/JPS5942463B2/ja
Priority to US398398A priority patent/US3912555A/en
Priority to GB4392273A priority patent/GB1444633A/en
Priority to IT29246/73A priority patent/IT993367B/it
Priority to DE19732347745 priority patent/DE2347745A1/de
Priority to CA181,671A priority patent/CA1011467A/en
Priority to FR7334157A priority patent/FR2200635B1/fr
Priority to NL7313144A priority patent/NL7313144A/xx
Publication of JPS4952987A publication Critical patent/JPS4952987A/ja
Publication of JPS5942463B2 publication Critical patent/JPS5942463B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/098—Layer conversion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は、同一半導体基体上にＮＰＮトランジスタとＰ
ＮＰトランジスタとを形成する半導体集積回路に適用し
て好適な半導体集積回路装置の製法に係わるｏ同一半導
体基体上にＮＰＮトランジスタと、ＰＮＰトランジスタ
とを形成する半導体集積回路の製法としては、例えば第
１図に示す方法がある。
この場合、第１図Ａに示す如く、例えばＰ形の半導体サ
ブストレイト１の一主面１ａに臨んで最終的にＮＰＮト
ランジスタとＰＮＰトランジスタを形成せんとする位置
に対応する位置に夫々Ｎ形の高不純物濃度の埋込領域と
なる拡散領域２及び３を形成する。このサブストレイト
１上にＮ形の第１の半導体層４を気相成長し、その上面
４ａの領域３と対向する位置と、最終的に上記両トラン
ジスタを分離するアイソレーシヨン領域を形成すべき位
置とに、選択的にＰ形の拡散領域５及び６を高不純物濃
度を以つて形成する。次いで、この面４ａ上にＮ形の第
２の半導体層７を気相成長して半導体基体１３を構成す
る。そして、第１図Ｂに示す如く、加熱処理を施すか、
或いは後述する各領域の拡散処理時の加熱によつて、Ｐ
形の領域５及び６のＰ形の不純物を半導体層７中に拡散
させて、半導体層７の上面７ａにまで延長させると共に
、半導体層４中にその拡散を深め領域６をサブストレイ
ト１に到達するようになす。
かくして領域６をアイソレーシヨン領域としてこのＰ形
の領域６とＰ形のサブストレイト１とによつてＮＰＮト
ランジスタを形成する部分８Ａ（５ＰＮＰトランジスタ
を形成すべき部分８Ｂとに区分する。そして、このＮ形
の部分８Ａをコレクタ領域として選択的にＰ形のベース
領域９を拡散し、更にこのベース領域９の一部を限つて
Ｎ形のエミッタ領域１０を選択的拡散によつて形成し、
領域８Ａ、９及び１０上に夫々オーミックにコレクタ電
極Ｃ）ベース電極Ｂ及びエミッタ電極Ｅを被着し、ＮＰ
ＮトランジスタＮＰＮＴｒ．を形成する。一方、部分８
Ｂ内のＰ形領域５をコレクタ領域とし、之の上にＮＰＮ
トランジスタＮＰＮＴｒ．のＮ形のエミツタ領域１０の
拡散と同時に選択的にＮ形のベース領域１１を形成し、
更に之の上のＰ形のエミツタ領域１２を選択的拡散によ
つて形成する。そして、領域５，１１及び１２上に夫々
コレクタ電極Ｃ′、ベース電極Ｂ汲びエミツタ電極ビを
被着し、ＰＮＰトランジスタＰＮＰＴｒ．を形成する。
かくすれば同一半導体基体１３にＰＮＰトランジスタと
ＮＰＮトランジスタとが形成され、例えばコンプリメン
タリ回路を有する半導体集積回路装置を構成することが
できる。ところが、このような方法によつてこの種半導
体集積回路を構成する場合、第１図Ａに示す如くＮ形の
埋込領域２，３と、Ｐ形の埋込領域５との二重の埋込領
域を必要とする為、第１の半導体層４の気相成長後には
、領域５及び６の選択的拡散工程が介入し、第１及び第
２の両半導体層４及び７の気相成長は連続的に行うこと
ができない。
従つて、その製造工程は極めて煩雑となるという欠点を
有する。又、この種、半導体集積回路の他の従来の製造
方法としては、第２図に示すものがある。
この場合は、先ず、第２図Ａに示す如く、Ｐ形の半導体
サブストレイト２０を設け、その一方の主面２０ａに臨
んで、最終的にＮＰＮトランジスタとＰＮＰトランジス
タを形成せんとする位置に対応する位置に夫々Ｎ形の高
不純物濃度の埋込領域となる拡散領域２１及び２２を形
成する。この一方の拡散領域２２上の一部を限つてＰ形
の拡散領域２３を選択的に高不純物濃度を以つて形成す
る。又この拡散領域２３の選択的拡散と同時に領域２１
及び２２間を区分するごとく、即ち最終的にＮＰＮトラ
ンジスタとＰＮＰトランジスタを形成する部分を区切る
ごとく、例えば上方よりみて格子状に最終的にアイソレ
ーシヨン領域となるＰ形の高不純物濃度の拡散領域２４
を形成する。ついで第２図Ｂに示すごとく、サブストレ
イト２０の面２０ａ上にＮ形の半導体層２５を気相成長
し半導体基体２６を構成する。
又、続いて第２図Ｃに示すごとく選択的拡散によつてア
イソレーシヨン領域を形成すべき部分に拡散領域２４と
対向する位置に半導体層２５上より選択的拡散に依つて
Ｐ形のアイソレーシヨン領域２４′を形成するとともに
Ｐ形の領域２３の周縁に領域２３に到達する深さをもつ
て最終的にＰＮＰトランジスタのコレクタ電極取出し領
域となる拡散領域２７を例えば環状に形成する。
この拡散時に或いは半導体層２５の気相成長時に各拡散
領域２１，２２，２３，２４よりそれぞれ半導体層２５
中に各不純物が拡散して各領域が拡がるのでこの拡がつ
たアイソレーシヨン領域２４及びコレクタ領域２３に到
達する深さを以つて領域２４′）ｌ！．び２７を拡散す
る。斯くすれば、領域２４′，２４及びサブストレイト
２０によつて取囲まれた島状の領域２８Ａ及び２８Ｂが
構成される。第２図Ｄに示すごとく、これら領域２８Ａ
及び２８ＢにそれぞれＮＰＮトランジスタＮＰＮＴｒ．
と、ＰＮＰトランジスタＰＮＰＴｒ．とを形成する。即
ち部分２８Ａをコレクタ領域とし、これに選択的にＰ形
のベース領域２９を拡散し、更にこのベース領域２９の
一部を限つてＮ形のエミツタ領域３０を選択的拡散によ
つて形成し各領域２８ａ，２９，３０上にそれぞれオー
ミツクにコレクタ電極Ｃ１ベース電椰追及びエミツタ電
極Ｅを被着し、ＮＰＮトランジスタＮＰＮＴｒ．を形成
する。一方部分２８Ｂ内のＰ形の領域２７及び２３をコ
レクタ領域としこれら領域によつて囲まれたＮ形領域３
１をベース領域としその一部に選択的にＰ形のエミツタ
領域３２を拡散形成し、領域２７，３１及び３２にそれ
ぞれコレクタ電極Ｃ／、ベース電極Ｂ′、エミツタ電極
而をオーミツタに被着しＰＮＰトランジスタＰＮＰＴｒ
．を形成する。かくすれば同一半導体基体２６上にＰＮ
ＰトランジスタとＮＰＮトランジスタとが形成された例
えばコンプリメンタリ回路を有する半導体集積回路装置
を構成することが出来る。３３及び３４は領域２８Ａ及
び３１にそれぞれエミツタ領域３０の選択的拡散と同時
に拡散して形成したコレクタ電極Ｃ及びベース電極Ｂ２
を導出するに供する低抵抗領域である。
ところがこのような方法に依つて得た半導体集積回路の
ＮＰＮトランジスタＮＰＮＴｒ．はそのコレクタ領域２
８Ａの厚みが大となり勝ちで飽和特性が悪るくなるとい
う欠点がある。
即ち、このコレクタ領域２８Ａの厚みは、気相成長半導
体層２５の厚みによつて規定されるものであり、この気
相成長半導体層２５の厚みはＰＮＰトランジスタＰＮＰ
Ｔｒ．のコレクタ領域を埋込領域２３の持上りによつて
形成するときにこの持上りによつてもなおベース領域３
１が所要の厚みだけ存在し得るようにその余裕をとるた
めに比較的大なる厚みに形成せざるを得ないのである。
又、このような方法による場合ＮＰＮトランジスタＮＰ
ＮＴｒ．のコレクタ領域２８Ａの埋込領域２１の濃度は
これを十分高濃度になし得ずコレクタ飽和抵抗が大とな
り飽和特性が悪るくなるという欠点がある。
これはこの領域２１がＰＮＰトランジスタの埋込領域２
２と同時に形成されるものであり、この領域２２はコレ
クタ領域２３を埋込領域によつて形成し得るようにその
濃度に制約があり、又、この領域２２と２３の間の耐圧
を考慮して十分大になし得ないという制限によるもので
ある。このような欠点を回避する方法として、第３図に
示す方法が提案された。
この方法は、先ず、例えばＰ形のその不純物濃度が４ｘ
１０１４ａｔ０ｍｓ／Ｃｍ３程度に低いシリコンサブス
トレイトの如き半導体サブストレイト４０を設ける（第
３図Ａ）。
その一方の面４０ａ上に拡散マスク層列えばＳｉＯ２層
４１を周知の技術によつて形成する（第３図Ｂ）。
このマスク層４１に対してフオトエツチングを行い最終
的にＮＰＮトランジスタを形成すべき部分上に透孔４１
ａを穿設し、これと同時にＰＮＰトランジスタを形成す
べき部分に対応する位置に環状（円環状、角環状を含む
）の透孔４１ｂを穿設する（第３図Ｃ）。これら透孔４
１ａ及び４１ｂを通じてＮ形の不純物を高濃度を以つて
拡散しＮ形の埋込領域４２と、環状の第１の埋込み領域
４３を形成する（第３図Ｄ）。
之等領域４２及び４３は、その拡散係数が比較的大なる
、例えば燐Ｐをその表面濃度が例えば５×１０１８ａｔ
０ｍｓ／Ｃｍ３程度の高濃度となるように形成する。こ
の場合領域４２及び４３の拡散と同時にその窓４１ａ及
び４１ｂを閉塞する如くＳｌＯ２の如きマスク層４１が
再び形成される。再び絶縁層４１に対してフオトエツチ
ングを行つてサブストレイト４０の面４０ａ上の領域４
３上とこの領域４３によつて取囲まれた部分上に跨つて
透孔４１ｃを形成するとともに必要に応じて領域４２上
に窓４１ａを穿設する（第３図Ｅ）。これら窓４１ａ及
び４１ｃを通じて領域４２及び４３と同導電形のＮ形を
呈するもこれら領域の不純物の拡散係数より小さい拡散
係数の不純物例えばＳｂ，Ａｓを領域４２及び４３の濃
度より低い濃度をもつて、例えばその表面濃度が１０１
７ａｔ０ｍｓ／鑞３程度の濃度をもつて拡散して領域４
２上に高濃度領域４２′を必要に応じて形成するととも
に、領域４３を第１の領域として之によつて取り囲まれ
た部分に第２の埋込領域１４を拡散形成する（第３図Ｆ
）。
ついでサブストレイト４０上のマスク層４１を全面的に
エツチング除去し、サブストレイト４０の面４０ａ上に
サブストレイト４０と同導電形のＰ形のその不純物濃度
が１．５×１０１６ａｔ０ｍＳ／ＣＩＩＬ３の程度の第
１の半導体層４５とこれと異なる導電形のＮ形のその不
純物濃度が４×１０１５ａｔ０ｍｓ７ｊ３程度の第２の
半導体層４６を順次気相成長する。
これら半導体層４５及び４６は同一気相成長工程で連続
的に形成し得、それぞれの半導体層４５及び４６の厚み
はそれぞれ７μ及び８μ程度に選び得る（第３図Ｇ）。
斯くしてサブストレイト４０と第１及び第２の半導体層
４５及び４６よりなる半導体基体４７を構成する。第２
の半導体層４６上にＳｉＯ２等の拡散マスクとなり得る
絶縁層４８を周知の技術によつて被着する（第３図Ｈ）
。
この絶縁層４８に対してフオトエツチングを行つて最終
的にＰＮＰトランジスタとＮＰＮトランジスタを形成す
べき部分を区分する位置に即ち各部分を囲んで例えば上
方よりみて格子状にアイソレーシヨン領域を形成すべき
拡散窓４８ａを形成するとともにこの窓４８ａによつて
囲まれた最終的にＰＮＰトランジスタを形成すべき部分
上の一部に例えば環状に透孔４８ｂを穿設する（第３図
１）。
この絶縁層４８の各窓４８ａ及び４８ｂを通じてＰ形の
不純物を第２半導体層４６を横切る深さをもつて拡散し
格子状のアイソレーシヨン領域４９と最終的にＰＮＰト
ランジスタのコレクタ領域となる環状領域５０を形成す
る（第３図Ｊ）。
この拡散は例えば１２０００Ｃ以上１５０分間行つて第
１の拡散領域４３と高濃度領域４２′よりそれぞれその
Ｎ形の不純物を第１の半導体層４５を横切つて第２の半
導体層４６に到達する位置まで拡散させる。この場合第
２の拡散領域４４は之が第１の半導体層４５を横切るこ
とがないようにする。この領域４４の濃度は第１の拡散
層４３の濃度より小に選ばれ、又その不純物の拡散係数
も小さいので領域４４よりの持上りは領域４３の持上り
より小であるのでこの拡散熱処理条件を選定すればこの
領域の持上りが半導体層４５を横切ることのないように
なし得る。斯くして半導体層４６にアイソレーシヨン４
９によつて区分された第１のＮ形の島領域５１Ａと第２
のＮ形の島領域５１Ｂとを形成する。次いで絶縁層４８
に対してフオトエツチングを行つて部分５１Ａ上の一部
にベース拡散の為の窓４８ｄを穿設するとともに部分５
１Ｂの領域５０によつて取囲まれた部分の一部にエミツ
タ拡散の為の窓４８ｅを穿設する。
さらにこれと同時に必要に応じて領域５０上の一部に誇
つてコレクタ電極取出用の低抵抗領域を形成するための
拡散窓４８ｆを穿設する（第３図Ｋ）。これら窓４８ｄ
，４８ｅ，４８ｆを通じてそれぞれＰ形の不純物を拡散
する。
かくして部分５１ａをコレクタ領域としてその一部にベ
ース領域５２を拡散形成する。又、領域５０と第２の領
域４４上の半導体層４５より成るＰ形領域５９とをコレ
タタとしてこれによつて囲まれた部分５３をベース領域
としてその一部にエミツタ領域５４を拡散形成する。更
に領域５０上にコレクタ電極取出しの為の低抵抗領域５
５を拡散形成する（第３図Ｌ）。更にベース領域５２上
の一部の絶縁層４８にフオトエツ子ングによつてエミツ
タ領域拡散の為の窓４８ｇを穿設するとともに必要に応
じてコレクタ領域５１Ａの一部にコレクタ電極取出しの
為の低抵抗領域を形成する拡散窓４８ｈを穿設し更に必
要に応じてベース領域５３上の一部にベース電極取出し
用の低抵抗領域を形成する為の拡散窓４８１を穿設する
（第３図Ｍ）。そしてこれら拡散窓４８ｇ，４８ｈ，４
８１を通じてＮ形の不純物を拡散してエミツタ領域５６
、コレクタ電極取出用の低抵抗領域５７、ベース電極取
出用の低抵抗領域５８を形成する（第３図Ｎ）。
斯くすればＮ形のコレクタ領域５１Ａ，．Ｐ形のベース
領域５２Ｂ．．Ｎ形のエミツタ領域５６よりなるＮＰＮ
トランジスタが形成され、これとＰ形のアイソレーシヨ
ン領域４９と半導体層４５のＰ形部分とサブストレイト
４０のＰ形部分とによつて分離された部分に、領域５０
及び５９より成るコレクタ領域、ベース領域５３、エミ
ツタ領域５４より成るＰＮＰトランジスタとが共通の基
体４７に構成される。しかるのち絶縁層４８に対してフ
オトエツ手ングを行つて電極窓開けを行い低抵抗領域５
７上、ベース領域５２上及ひエミツタ領域５６上に夫々
コレクタ電極Ｃ１ベース電極Ｂ及びエミツタ電極Ｅをオ
ーミツクに被着する。
一方領域５０上の低抵抗領域５５上、ベース領域５３の
低抵抗領域５８上及びエミツタ領域５４上に夫々オーミ
ツクにコレクタ電極Ｃ′、ベース電極Ｂ／及びエミツタ
電極Ｅ／をそれぞれ形成する（第３図０）。かくすれば
同一半導体基体４７にＮＰＮトランジスタＮＰＮＴｒ．
とＰＮＰトランジスタＰＮＰＴｒ．とがそれぞれ形成さ
れた半導体集積回路装置が得られる。
この方法によれば共通の半導体基体にＰＮＰトランジス
タとＮＰＮトランジスタを形成するに、上述したように
第１の拡散領域４３と第２の拡散領域４４の互に拡散係
数を異にする不純物がドープされた領域あるいは不純物
濃度を異にする領域を形成する事によつて同一の熱処理
で第３図Ｊについて説明したように領域４３は半導体層
４５を横切るように、領域４４は半導体層４５を横切る
ことのないようにして、領域５９を劃成してこの領域５
９と環状領域５０とによつてＰＮＰトランジスタのコレ
クタ領域を形成するようにしたことに特徴を有する。
かくすることによつて第１の気相成長半導体層４５と第
２の気相成長半導体層４６を形成するに、両半導体層の
気相成長工程間に拡散工程が介在するを回避できて両半
導体層４５及び４６を連続的気相成長工程で形成する事
が出来るので製造工程が簡略化し得る利益がある。又こ
の製法によれば、更に又両トランジスタのコレクタ領域
の厚みはこれを充分に小となし得るので飽和特性のよい
各トランジスタを構成し得る利益がある。ところが、こ
の方法による場合に於ても欠点を有する。
この欠点とは、サブストレイト４０が４×１０１５ａｔ
０ｍｓ／？３程度の低い濃度であり、このサブストレイ
ト４０の面４０ａに臨んで、之に比し表面濃度の高い領
域４３，４４を形成するものであり、このサブストレイ
ト４０上に同様にその濃度が１．５×１０１６ａｔ０ｍ
Ｓ／ＣＩｒＬ３程度に低い濃度の半導体層４５を気相成
長するとき、領域４３及び４４よりの不純物が再拡散い
わゆるアウトデイフユージヨンし、半導体層４５とサブ
ストレイト４０との界面に沿つてＮ形の薄い層いわゆる
千ヤンネルが生じ両トランジスタＰＮＰＴｒ．とＮＰＮ
Ｔｒ．とが短絡してしまう場合があり、信頼性に難点が
ある。本発明は、かかる欠点を回避し、ＰＮＰ及びＮＰ
Ｎ両トランジスタについてそのコレクタ抵抗を、共に低
減化でき、また各半導体層の気相成長を連続的に行うこ
とができるようにし、更に上述したアウトデイフユージ
ヨンによる両トランジスタ間の短絡を回避することがで
きるようにしたこの種半導体装置を提供せんとするもの
である。
第４図を参照して本発明の一実施例を説明しよつＯまず
第１導電形例えばＰ形のその不純物濃度が４×１０１５
ａｔ０ｍｓ／琥３程度の半導体サブストレイト例えばシ
リコンサブストレイト４０を設ける（第４図Ａ）。
これの一主面４０ａに全面的拡散によつて後述する第２
の埋込領域４４となり得るＮ形の拡散層、すなわち第２
導電形の第１半導体層６０をその表面の不純物濃度１０
１７ａｔ０ｍｓ／琥３程度となる如く全面的拡散によつ
て０．５μ程度の厚みに形成する。そして、この拡散層
６０上にＳｌＯ２等の拡散マスクとなり得るマスク層６
１を形成する（第４図Ｂ）。
マスク層６１に対してフオトエツ手ングを行つて最終的
にＮＰＮトランジスタを構成すべき部分上に透孔４１ａ
を穿設すると共にＰＮＰトランジスタを形成すべき部分
に対応する位置に環状に透孔４１ｂを穿設する（第４図
Ｃ）。これら窓４１ａ及び４１ｂを通じてＮ形の不純物
をその表面濃度が５×１０１８ａｔ０ｍＳ／ＣＴｌＬ３
となるように拡散して埋込領域４２を形成すると共に環
状の第１の埋込領域４３を形成しこの領域４３内に拡散
層６０によつて形成された第２の埋込領域４４を区分す
る（第４図Ｄ）。
そして領域４２及び４３間の互に分離すべき部分上のマ
スク層６１に対してフオトエツチングを行つて例えば格
子状のアイソレーシヨン領域の拡散窓６１ｃを形成する
（第４図Ｅ）。しかる後、この窓６１ｃを通じてＰ形の
不純物をその表面濃度が１０１９ａｔ０ｍｓ／琥３程度
に高い濃度を以つて拡散して第１のアイソレーシヨン領
域、すなわち第１導電形の第１領域４９を形成する（第
４図Ｆ）。しかる後、絶縁層６１をエツチング除去し第
１導電形のＰ形の第２半導体層４５と第２導電形のＮ形
の第３半導体層４６を順次気相成長して半導体基体４７
を構成する（第４図Ｇ）。
かくすれば第３図Ｇについて説明したと同様の構成を有
する半導体基体４７が得られるので以下は第４図Ｈない
しＯに示す如く第３図ＨないしＯについて説明したと同
様の工程を経て目的とする半導体集積回路装置を得る。
即ち、第３半導体層４６上にＳｌＯ２等の拡散マスクと
なり得る絶縁層４８を周知の技術によつて被着する（第
４図Ｈ）。
この絶縁層４８に対してフオトエツ千ングを行つて最終
的にＰＮＰトランジスタとＮＰＮトランジスタを形成す
べき部分を区分する位置に即ち各部分を囲んで例えば上
方よりみて格子状にアイソレーシヨン領域４９と対向す
る部分上に拡散窓４８ａを形成するとともにこの窓４８
ａによつて囲まれた最終的にＰＮＰトランジスタを形成
すべき部分上の一部に例えば環状に透孔４８ｂを穿設す
る（第４図１）。
この絶縁層４８の各窓４８ａ及び４８ｂを通じてＰ形の
不純物を第３半導体層４６を横切る深さをもつて拡散し
格子状のアイソレーシヨン領域、すなわち第１導電形の
第４領域４９′と最終的にＰＮＰトランジスタのコレク
タ領域となる環状領域、すなわち第１導電形の第５領域
５０を形成する（第４図Ｊ）。
この拡散は例えば１２００℃以上１５０分間行つて埋込
領域４２及び４３よりそれぞれそのＮ形の不純物を第２
半導体層４５を横切つて第３半導体層４６に到達する位
置まで拡散させて第２導電形の第２及第３領域４２汲び
４３／を形成する。この場合第２の埋込領域４４は之が
第２半導体層４５を横切ることがないようにする。この
領域４４の濃度は第１の埋込領域４３の濃度より小に選
ばれ、又その不純物の拡散係数も小さいので領域４４よ
りの持上りは領域４３の持上りより小であるのでこの拡
散熱処理条件を選定すればこの領域の持上りが半導体層
４５を横切ることのないようになし得る。斯くして半導
体層４６にアイソレーシヨン領域４９７によつて区分さ
れた第１のＮ形の島領域５１Ａと第２のＮ形の島領域５
１Ｂとを形成する。次いで絶縁層４８に対してフオトエ
ツチングを行つて部分５１Ａ上の一部にベース拡散の為
の窓４８ｄを穿設するとともに部分５１Ｂの領域５０に
よつて取囲まれた部分の一部にエミツタ拡散の為の窓４
８．ｅを穿設する。
さらにこれと同時に必要に応じて領域５０上の一部に跨
つてコレクタ電極取出用の低抵抗領域を形成するための
拡散窓４８ｆを穿設する（第４図Ｋ）。これら窓４８ｄ
，４８ｅ，４８ｆを通じてそれぞれＰ形の不純物を拡散
する。
かくして部分５１Ａをコレクタ領域としてその一部にベ
ース領域、すなわち第１導電形の第６領域５２を拡散成
形する。又、領域５０と第２の領域４４上の半導体層４
５より成るＰ形領域５９とをコレクタとしこれによつて
囲まれた部分５３をベース領域としてその一部にエミツ
タ領域、すなわち第１導電形の第７領域５４を拡散形成
する。更に領域５０上にコレクタ電極取出しの為の低抵
抗領域５５を拡散形成する（第４図Ｌ）。更にベース領
域５２上の一部の絶縁層４８にフオトエツチングによつ
てエミツタ領域拡散の為の窓４８ｇを穿設するとともに
必要に応じてコレクタ領域５１Ａの一部にコレクタ電極
取出しの為の低抵抗領域を形成する拡散窓４８ｈを穿設
し、更に必要に応じてベース領域５３上の一部にベース
電極取出し用の低抵抗領域を形成する為の拡散窓４８１
を穿設する（第４図Ｍ）。
そしてこれら拡散窓４８ｇ，４８ｈ，４８１を通じてＮ
形の不純物を拡散してエミツタ領域５６、コレクタ電極
取出用の低抵抗領域５７、ベース電極取出用の低抵抗領
域５８を形成する（第４図Ｎ）。
斯くすればＮ形のコレクタ領域５１Ａ１Ｐ形のベース領
域５２Ｂ１Ｎ形のエミツタ領域、すなわち第２導電形の
第８領域５６よりなるＮＰＮトランジスタが形成され、
これとＰ形のアイソレーシヨン領域４９と半導体層４５
のＰ形部分とサブストレイト４０のＰ形部分とによつて
分離された部分に、領域５０及び５９より成るコレクタ
領域、ベース領域５３、エミツタ領域５４より成るＰＮ
Ｐトランジスタとが共通の基体４７に構成される。しか
るのち絶縁層４８に対してフオトエツチングを行つて電
極窓開けを行い低抵抗領域５７上、ベース領域５２上及
びエミツタ領域５６上に夫々コレクタ電極Ｃ１ベース電
極Ｂ及びエミツタ電極Ｅをオーミツクに被着する。一方
領域５０上の低抵抗領域５５上、ベース領域５３の低抵
抗領域５８土及びエミツタ領域５４上に夫々オーミツタ
にコレクタ電極Ｃ′、ベース電極Ｂ汲びエミツタ電極Ｅ
′をそれぞれ形成する（第４図０）。かくすれば同一半
導体基体４７にＮＰＮトランジスタＮＰＮＴｒ．とＰＮ
ＰトランジスタＰＮＰＴｒ．とが夫々形成された半導体
集積回路装置が得られる。
上述の如く本発明製法に於ては、アイソレーシヨン領域
が埋込の第１のアイソレーシヨン領域４９と上方からの
第２のアイソレーシヨン領域４９′によつて形成されて
いること、特に領域４９の存在に特徴を有する。
すなわち本発明製法によれば、第２半導体層４５を気相
成長するに先立つて高い不純物濃度のアイソレーシヨン
領域４９を形成することによつてこの領域４９をこれよ
りの不純物が半導体層４５の気相成長時の加熱或いはそ
の後の拡散処理等によつて半導体層４５とサブストレイ
ト４０上の半導体層６０との界面を横切つて高い濃度を
もつて形成することができるので、従つて領域４２，４
３，４４の不純物が再拡散して前述した両トランジスタ
間を短絡するようなチヤンネルがサブストレイトと気相
成長半導体との界面に沿つて生ずるをこのアイソレーシ
ヨン領域４９によつて切断でき、信頼性に優れた集積回
路装置を得ることができる。また上述の本発明製法によ
れば、領域４９を設けたことによつてサブストレイト４
０上に例えば拡散によつて半導体層６０を必要に応じて
全面的に形成することができ、このようにするときは、
選択的に形成する場合の如くマスタの形成等を必要とし
ないので、その製造は第３図のものに比し左程複雑とは
ならない。
上述の本発明構成によれば、気相成長作業は連続的に行
うことができ、またアウトデイフユージヨンによるＰＮ
Ｐ，ＮＰＮトランジスタの短絡の回避、更に第２領域４
２′の存在によつてＮＰＮトランジスタについても低コ
レタタ抵抗化をはかることができるなど、前述した各目
的の達成がなされるものである。
なお上述した例に於いては第１の埋込領域４３と第２の
領域４４とが拡散係数が異なる不純物をドープして構成
し、かつその濃度を異ならしめた場合であるが、領域４
３にドープする不純物として領域４４にドープする不純
物より拡散係数が大なるものを用いて両者の濃度を略々
同等とする事もできるし、あるいは両者を同一の不純物
をドープして濃度差のみを持たしめて同様の効果を得る
こともできる。
なお各半導体層及び領域の導電形は第４図に示した例と
逆の導電形式とする事もできる。
【図面の簡単な説明】
第１図ないし第３図は本発明の説明に供する従来の半導
体集積回路装置の製法の例を示す工程図、第４図Ａない
しＯは本発明製法の一実施例の各工程の拡大断面図であ
る。 ４０はサブストレイト、４５及び４６は第１及び第２の
半導体気相成長層、４７は半導体基体、４３及び４４は
第１及び第２の埋込領域、４９はアイソレーシヨン領域
、Ｅ，Ｂ及びＣは夫々ＮＰＮトランジスタのエミツタ、
ベース及びコレクタ電極、甘，Ｂ汲びσは夫々ＰＮＰト
ランジスタのエミツタ電極、ベース電極及びコレクタ電
極である。

Claims (1)

    【特許請求の範囲】
  1. １ 第１導電形の半導体基体の表面に第２導電形の第１
    半導体層を形成する工程と、第１部分において第１半導
    体層の一部を他部から分離する第１導電形の第１領域を
    形成する工程と、上記第１半導体層上に第１導電形の第
    ２半導体層を形成する工程と、該第２半導体層の第１領
    域の内側に対応する部分を貫通して第２導電形の第２領
    域を形成する工程と、第２部分において上記第２半導体
    層の一部を他部から分離する第２導電形の第３領域を形
    成する工程と、上記第２半導体層上に第２導電形の第３
    半導体層を形成する工程と、上記第２領域の外側及び上
    記第３領域の内側に対応する位置にあつて、上記第３半
    導体層の一部を夫々他部から分離する第１導電形の第４
    及び第５領域を形成する工程と、上記第３半導体層の上
    記第４領域及び上記第５領域に囲まれた部分に夫々第１
    導電形の第６領域及び第７領域を形成する工程と、上記
    第６領域内に第２導電形の第８領域を形成する工程とを
    有し、上記第１及び第２部分に夫々相補形のトランジス
    タを形成する半導体集積回路装置の製法。
JP47095341A 1972-09-22 1972-09-22 半導体集積回路装置 Expired JPS5942463B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP47095341A JPS5942463B2 (ja) 1972-09-22 1972-09-22 半導体集積回路装置
US398398A US3912555A (en) 1972-09-22 1973-09-18 Semiconductor integrated circuit and method for manufacturing the same
GB4392273A GB1444633A (en) 1972-09-22 1973-09-19 Semiconductor integrated circuits
IT29246/73A IT993367B (it) 1972-09-22 1973-09-21 Circuito integrato a semiconduttori e metodo per la fabbricazione dello stesso
DE19732347745 DE2347745A1 (de) 1972-09-22 1973-09-21 Integrierter halbleiterkreis und verfahren zu dessen herstellung
CA181,671A CA1011467A (en) 1972-09-22 1973-09-21 Complementary bipolar transistor structure and manufacture
FR7334157A FR2200635B1 (ja) 1972-09-22 1973-09-24
NL7313144A NL7313144A (ja) 1972-09-22 1973-09-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP47095341A JPS5942463B2 (ja) 1972-09-22 1972-09-22 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS4952987A JPS4952987A (ja) 1974-05-23
JPS5942463B2 true JPS5942463B2 (ja) 1984-10-15

Family

ID=14134981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP47095341A Expired JPS5942463B2 (ja) 1972-09-22 1972-09-22 半導体集積回路装置

Country Status (8)

Country Link
US (1) US3912555A (ja)
JP (1) JPS5942463B2 (ja)
CA (1) CA1011467A (ja)
DE (1) DE2347745A1 (ja)
FR (1) FR2200635B1 (ja)
GB (1) GB1444633A (ja)
IT (1) IT993367B (ja)
NL (1) NL7313144A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146905A (en) * 1974-06-18 1979-03-27 U.S. Philips Corporation Semiconductor device having complementary transistor structures and method of manufacturing same
JPS51123577A (en) * 1975-04-22 1976-10-28 Toshiba Corp Semiconductor integrating circuit including epitaxial base typ vertica l directional transistor
CA1047652A (en) * 1975-07-31 1979-01-30 National Semiconductor Corporation Monolithic integrated circuit transistor having very low collector resistance
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer
JPS55153365A (en) * 1979-05-17 1980-11-29 Toshiba Corp Manufacturing method of semiconductor device
US4274891A (en) * 1979-06-29 1981-06-23 International Business Machines Corporation Method of fabricating buried injector memory cell formed from vertical complementary bipolar transistor circuits utilizing mono-poly deposition
JPS5750473A (en) * 1980-09-11 1982-03-24 Nec Corp Semiconductor integrated circuit device
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법
IT1218471B (it) * 1985-05-09 1990-04-19 Ates Componenti Elettron Circuito integrato bipolare comprendente transistori pnp verticali con collettore sul substrato
US4936928A (en) * 1985-11-27 1990-06-26 Raytheon Company Semiconductor device
US5014107A (en) * 1987-07-29 1991-05-07 Fairchild Semiconductor Corporation Process for fabricating complementary contactless vertical bipolar transistors
US5023194A (en) * 1988-02-11 1991-06-11 Exar Corporation Method of making a multicollector vertical pnp transistor
US4902633A (en) * 1988-05-09 1990-02-20 Motorola, Inc. Process for making a bipolar integrated circuit
US5061652A (en) * 1990-01-23 1991-10-29 International Business Machines Corporation Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure
US5159429A (en) * 1990-01-23 1992-10-27 International Business Machines Corporation Semiconductor device structure employing a multi-level epitaxial structure and method of manufacturing same
DE69232348T2 (de) * 1991-09-24 2002-08-14 Matsushita Electric Ind Co Ltd Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
US5623159A (en) * 1994-10-03 1997-04-22 Motorola, Inc. Integrated circuit isolation structure for suppressing high-frequency cross-talk
US5633180A (en) * 1995-06-01 1997-05-27 Harris Corporation Method of forming P-type islands over P-type buried layer
JP5048242B2 (ja) * 2005-11-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3449643A (en) * 1966-09-09 1969-06-10 Hitachi Ltd Semiconductor integrated circuit device
FR1559608A (ja) * 1967-06-30 1969-03-14
US3638079A (en) * 1970-01-28 1972-01-25 Sylvania Electric Prod Complementary semiconductor devices in monolithic integrated circuits

Also Published As

Publication number Publication date
US3912555A (en) 1975-10-14
JPS4952987A (ja) 1974-05-23
DE2347745A1 (de) 1974-04-04
CA1011467A (en) 1977-05-31
FR2200635A1 (ja) 1974-04-19
IT993367B (it) 1975-09-30
FR2200635B1 (ja) 1978-11-10
GB1444633A (en) 1976-08-04
NL7313144A (ja) 1974-03-26

Similar Documents

Publication Publication Date Title
JPS5942463B2 (ja) 半導体集積回路装置
JPH04266047A (ja) 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
JPS6347963A (ja) 集積回路とその製造方法
JPS62277745A (ja) 半導体集積回路
JPS61172346A (ja) 半導体集積回路装置
JPS643065B2 (ja)
JPS59168675A (ja) 半導体装置の製法
JPH03262154A (ja) ＢｉＣＭＯＳ型半導体集積回路の製造方法
JPS5954257A (ja) 半導体装置
JPH0481336B2 (ja)
JPH0128507B2 (ja)
JPS61218169A (ja) 半導体装置とその製造法
JPS644351B2 (ja)
JP2718101B2 (ja) 半導体装置の製造方法
JP2000232111A (ja) 半導体装置の製造方法
JPS641933B2 (ja)
JPS63244666A (ja) 半導体装置の製造方法
JPH038582B2 (ja)
JPH0157506B2 (ja)
JPS6376374A (ja) 半導体装置の製造方法
JPS60137036A (ja) 半導体集積回路の製造方法
JPH0426222B2 (ja)
JPS63181365A (ja) 半導体装置の製造方法
JP2002026029A (ja) 半導体装置及びその製造方法
JPS6132823B2 (ja)