JPS6376374A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6376374A JPS6376374A JP22130086A JP22130086A JPS6376374A JP S6376374 A JPS6376374 A JP S6376374A JP 22130086 A JP22130086 A JP 22130086A JP 22130086 A JP22130086 A JP 22130086A JP S6376374 A JPS6376374 A JP S6376374A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- polycrystalline silicon
- insulating film
- window
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にバイポーラ
トランジスタを含む半導体装置の製造方法に関する。
トランジスタを含む半導体装置の製造方法に関する。
ベース抵抗及びその接合容量を低減して高速のバイポー
ラトランジスタ（以降単にトランジスタと称す）を実現
するには、従来、ベースの多結晶シリコン膜を拡散源と
してグラフトベースを自己整合的に形成していた。
ラトランジスタ（以降単にトランジスタと称す）を実現
するには、従来、ベースの多結晶シリコン膜を拡散源と
してグラフトベースを自己整合的に形成していた。
第２図は従来の半導体装置の製造方法の一例を説明する
ための半導体チップの断面図である。
ための半導体チップの断面図である。
この従来例は、先ず、表面にｎ＋型の埋込層２′を備え
たｐ型のシリコン基板１′上に堆積した素子分離用の絶
縁領域５ａ’で絶縁分離されたコレクタとなるｎ型のエ
ピタキシャル層３′の上に絶縁膜５′ｐ型の不純物を含
有した多結晶シリコン膜６′及び絶縁膜７′を順次形成
した後絶縁膜７′に窓を開孔する。次に、絶縁膜７′を
マスクとじて、多結晶シリコン膜６′と絶縁膜５′とを
エツチングして、より広い窓を開孔する。次に、ｐ型の
不純物を含有した多結晶シリコン膜８゛を、絶縁膜７′
の庇の下に形成して、多結晶シリコン膜８′を拡散源と
して自己整合的にエピタキシャル層３′の表面にグラフ
１−ベース領域の拡散層１０′を形成する。続いて、エ
ピタキシャル層３′の開化部表面にイオン注入法等によ
り、ｐ型及びｎ型不純物を順次導入してベース領域及び
エミッタ領域のそれぞれの拡散層１１′及び１４′を形
成する。さらに、絶縁膜９″及びエミッタ６ｅ′を形成
することによって第２図に示すｌ・ランリスタを含む半
導体装置ができろ。
たｐ型のシリコン基板１′上に堆積した素子分離用の絶
縁領域５ａ’で絶縁分離されたコレクタとなるｎ型のエ
ピタキシャル層３′の上に絶縁膜５′ｐ型の不純物を含
有した多結晶シリコン膜６′及び絶縁膜７′を順次形成
した後絶縁膜７′に窓を開孔する。次に、絶縁膜７′を
マスクとじて、多結晶シリコン膜６′と絶縁膜５′とを
エツチングして、より広い窓を開孔する。次に、ｐ型の
不純物を含有した多結晶シリコン膜８゛を、絶縁膜７′
の庇の下に形成して、多結晶シリコン膜８′を拡散源と
して自己整合的にエピタキシャル層３′の表面にグラフ
１−ベース領域の拡散層１０′を形成する。続いて、エ
ピタキシャル層３′の開化部表面にイオン注入法等によ
り、ｐ型及びｎ型不純物を順次導入してベース領域及び
エミッタ領域のそれぞれの拡散層１１′及び１４′を形
成する。さらに、絶縁膜９″及びエミッタ６ｅ′を形成
することによって第２図に示すｌ・ランリスタを含む半
導体装置ができろ。
上述した従来の半導体装置の製造方法による高速デバイ
ス用ｌ・ランリスタは、自己整合的にグラフトベース領
域を形成することによりベース抵抗及び接合容量の低減
等が可能であるが、しかし、グラフトベース領域１０′
を自己整合的に形成するための多結晶シリコン膜８′が
、絶縁膜７′のエツチング用の窓よりも広い開孔部の側
面に形成されるので、グラフトベースを含むベース領域
の面積がエツチング用の窓よりも広くなるという欠点が
ある。
ス用ｌ・ランリスタは、自己整合的にグラフトベース領
域を形成することによりベース抵抗及び接合容量の低減
等が可能であるが、しかし、グラフトベース領域１０′
を自己整合的に形成するための多結晶シリコン膜８′が
、絶縁膜７′のエツチング用の窓よりも広い開孔部の側
面に形成されるので、グラフトベースを含むベース領域
の面積がエツチング用の窓よりも広くなるという欠点が
ある。
従って、従来の方法では、リングラフィ技術によって開
孔したエツチング用の窓よりも面積を縮小しかつベース
抵抗のより小さいベース領域を形成して接合容量の低減
としゃ四周波数等高周波特性の向」ことを図るには、限
界がある。
孔したエツチング用の窓よりも面積を縮小しかつベース
抵抗のより小さいベース領域を形成して接合容量の低減
としゃ四周波数等高周波特性の向」ことを図るには、限
界がある。
本発明の半導体装置の製造方法は、第１導電型の埋込層
を表面に備えた第２導電型の半導体基板上に堆積した第
１導電型のエピタキシャル層の上に第１の絶縁膜と第２
導電型の不純物を含有する第１の多結晶シリコン膜と第
２の絶縁膜とを順次形成する工程、異方性エツチングに
よって前記第２の絶縁膜９前記第１の多結晶シリコン膜
及び前記第１の絶縁膜を選択的に順次除去して第１の窓
を開孔する工程、該第１の窓を覆いかつ前記第１の窓側
面で前記第１の多結晶シリコン膜と接続した第２の多結
晶シリコン膜と該第２の多結晶シリコン膜を覆う第３の
絶縁膜とを順次形成する工程、前記第２の多結晶シリコ
ン膜及び前記第３の絶縁膜を異方性エツチングにより前
記第１の窓の側面部分が残るように順次除去して前記第
１の窓の内側に第２の窓を開孔する工程、前記第２の多
結晶シリコン膜の下の前記エピタキシャル層表面に自己
整合的に第２導電型の第１の不純物領域を形成する工程
、前記第２の窓の前記エピタキシャル層表面に前記第１
の不純物領域と接続した第２導電型の第２の不純物領域
と前記第１及び第２の窓を覆う第４の絶縁膜とを形成す
る工程、該第４の絶縁膜を前記第２の多結晶シリコン膜
上及び前記第２の窓側面の部分が残るように異方性エツ
チングにより除去して前記第２の窓の内側に第３の窓を
開孔する工程並びに該第３の窓を第３の多結晶シリコン
膜で覆い該第３の多結晶シリコン膜の下の前記第２の不
純物領域表面に自己整合的に第１導電型の第３の不純物
領域を形成する工程を含み前記エピタキシャル層、前記
第１及び第２の不純物領域並びに前記第３の不純物領域
をそれぞれコレクタ領域、ベース領域並びにエミッタ領
域とするトランジスタを形成して成る。
を表面に備えた第２導電型の半導体基板上に堆積した第
１導電型のエピタキシャル層の上に第１の絶縁膜と第２
導電型の不純物を含有する第１の多結晶シリコン膜と第
２の絶縁膜とを順次形成する工程、異方性エツチングに
よって前記第２の絶縁膜９前記第１の多結晶シリコン膜
及び前記第１の絶縁膜を選択的に順次除去して第１の窓
を開孔する工程、該第１の窓を覆いかつ前記第１の窓側
面で前記第１の多結晶シリコン膜と接続した第２の多結
晶シリコン膜と該第２の多結晶シリコン膜を覆う第３の
絶縁膜とを順次形成する工程、前記第２の多結晶シリコ
ン膜及び前記第３の絶縁膜を異方性エツチングにより前
記第１の窓の側面部分が残るように順次除去して前記第
１の窓の内側に第２の窓を開孔する工程、前記第２の多
結晶シリコン膜の下の前記エピタキシャル層表面に自己
整合的に第２導電型の第１の不純物領域を形成する工程
、前記第２の窓の前記エピタキシャル層表面に前記第１
の不純物領域と接続した第２導電型の第２の不純物領域
と前記第１及び第２の窓を覆う第４の絶縁膜とを形成す
る工程、該第４の絶縁膜を前記第２の多結晶シリコン膜
上及び前記第２の窓側面の部分が残るように異方性エツ
チングにより除去して前記第２の窓の内側に第３の窓を
開孔する工程並びに該第３の窓を第３の多結晶シリコン
膜で覆い該第３の多結晶シリコン膜の下の前記第２の不
純物領域表面に自己整合的に第１導電型の第３の不純物
領域を形成する工程を含み前記エピタキシャル層、前記
第１及び第２の不純物領域並びに前記第３の不純物領域
をそれぞれコレクタ領域、ベース領域並びにエミッタ領
域とするトランジスタを形成して成る。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｉ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
先ず、第１図（ａ＞に示すように、ｐ型のシリコン基板
１上のｎ４型の埋込層２とその上に０．５〜１．０μｍ
堆積したｎ型のエピタキシャル層３とを絶縁分離した絶
縁領域５ｂとｎ＋型の接続領域４を絶縁分離した絶縁領
域５とを形成し、更に絶縁膜５及びｐ型の不純物を含有
する多結晶シリコン膜６並びにｎ型の不純物を含有する
多結晶シリコン膜のコレクタ６ｃを形成する。
１上のｎ４型の埋込層２とその上に０．５〜１．０μｍ
堆積したｎ型のエピタキシャル層３とを絶縁分離した絶
縁領域５ｂとｎ＋型の接続領域４を絶縁分離した絶縁領
域５とを形成し、更に絶縁膜５及びｐ型の不純物を含有
する多結晶シリコン膜６並びにｎ型の不純物を含有する
多結晶シリコン膜のコレクタ６ｃを形成する。
次に、第１図（ｂ）に示すように、表面全体を覆う絶縁
膜７を形成する。
膜７を形成する。
次に、第１図（ｃ）に示すように、絶縁膜７゜多結晶シ
リコン膜６及び絶縁膜５を異方性工・ソチングにより順
次選択的に除去して窓を開孔し、窓を覆う不純物を含有
しない多結晶シリコン膜８を形成する。
リコン膜６及び絶縁膜５を異方性工・ソチングにより順
次選択的に除去して窓を開孔し、窓を覆う不純物を含有
しない多結晶シリコン膜８を形成する。
次に、第１図（ｄ）に示すように、絶縁膜９の酸化膜を
堆積して形成する。
堆積して形成する。
次に、第１図（ｅ）に示すように、絶縁膜９と多結晶シ
リコン膜８とを異方性工・ソチングにより窓の側面部分
を残して選択的に除去し、更に、熱処理によって多結晶
シリコン膜６中のｐ型の不純物を多結晶シリコン膜８を
通して拡散しエピタキシャル層３表面に自己整合的にグ
ラフトベース領域となる拡散層１０を形成すると共に多
結晶シリコン膜６及び８のベース６ｂを形成する。
リコン膜８とを異方性工・ソチングにより窓の側面部分
を残して選択的に除去し、更に、熱処理によって多結晶
シリコン膜６中のｐ型の不純物を多結晶シリコン膜８を
通して拡散しエピタキシャル層３表面に自己整合的にグ
ラフトベース領域となる拡散層１０を形成すると共に多
結晶シリコン膜６及び８のベース６ｂを形成する。
次に、第１図（ｆ）に示すように、ベース６ｂ及びエピ
タキシャル層３の表面に熱酸化によって絶縁膜１２及び
１３を形成した後、エピタキシャル層３にホウ素のイオ
ン注入を行ってベース領域の拡散層１１を形成し、更に
シリコンの酸化物を堆積して絶縁膜１３′を形成する。
タキシャル層３の表面に熱酸化によって絶縁膜１２及び
１３を形成した後、エピタキシャル層３にホウ素のイオ
ン注入を行ってベース領域の拡散層１１を形成し、更に
シリコンの酸化物を堆積して絶縁膜１３′を形成する。
次に、第１図（ｇ＞に示すように、異方性エツチングに
よって絶縁膜１３’及び１２を除去して、窓側面の絶縁
膜９′残して開孔しベース領域の拡散層１１の表面を露
出する。
よって絶縁膜１３’及び１２を除去して、窓側面の絶縁
膜９′残して開孔しベース領域の拡散層１１の表面を露
出する。
次に、第１図（ｈ）に示すように、ｎ型の不純物を含有
した多結晶シリコン膜を堆積して、自己整合的にエミッ
タ領域の拡散層１４を形成すると共にエミッタ領域を形
成した多結晶シリコン膜をパターニングしてエミッタ６
ｅを形成する。
した多結晶シリコン膜を堆積して、自己整合的にエミッ
タ領域の拡散層１４を形成すると共にエミッタ領域を形
成した多結晶シリコン膜をパターニングしてエミッタ６
ｅを形成する。
最後に、第１図（ｉ）に示すように、ベース６ｂ及びコ
レクタ６ｃ上の絶縁膜１５及び７を開孔した後、ベース
、エミッタ及びコレクタの電極１６ｂ、１６ｅ及び１６
ｃを形成する。
レクタ６ｃ上の絶縁膜１５及び７を開孔した後、ベース
、エミッタ及びコレクタの電極１６ｂ、１６ｅ及び１６
ｃを形成する。
なお、この実施例では、クラフトベース領域の拡散層１
０を、多結晶シリコン膜６中のｐ型の不純物を多結晶シ
リコン膜８を通して拡散し形成しているが、勿論多結晶
シリコン膜８に予めｐ型の不純物を導入しておいてこれ
を拡散して拡散層１０を形成しても良い。
０を、多結晶シリコン膜６中のｐ型の不純物を多結晶シ
リコン膜８を通して拡散し形成しているが、勿論多結晶
シリコン膜８に予めｐ型の不純物を導入しておいてこれ
を拡散して拡散層１０を形成しても良い。
以上説明したように本発明は、リソグラフィ技術によっ
て開孔した窓の内側にベース及びエミッタ領域を共に自
己整合的に形成することによって、ベース及びエミッタ
領域の面精を縮小して接合容量及びベース抵抗の低減並
びにしゃ断層波数等高周波特性の向上がより一層図れる
という効果がある。
て開孔した窓の内側にベース及びエミッタ領域を共に自
己整合的に形成することによって、ベース及びエミッタ
領域の面精を縮小して接合容量及びベース抵抗の低減並
びにしゃ断層波数等高周波特性の向上がより一層図れる
という効果がある。
第１図（ａ）〜（ｉ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の製造方法の一例を説明するための半導
体チップの断面図である。 １．１′・・・シリコン基板、２，２′・・・埋込み層
、３．３′・・・エピタキシャル層、４・・・接続領域
、５．５’−・・絶縁膜、５ａ、５ａ′、５ｂ−絶縁領
域、６．６′・・・多結晶シリコン膜、６ｂ、６ｂ′・
・・ベース、６ｃ・・・コレクタ、６ｅ、６ｅ’・・・
エミッタ、７．７′・・・絶縁膜、８．８゛・・・多結
晶シリコン膜、９．９’、９″・・・絶縁膜、１０゜１
０’、１１．１１′・・・拡散層、１２．１３゜１３゛
・・・絶縁膜、１４．１４’・・・拡散層、１５・・・
絶縁膜、１６ｂ、１６ｃ、 １６ｅ−電極。 ギｌ 圀 茅 １ 面 ＄ ／ 霞
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の製造方法の一例を説明するための半導
体チップの断面図である。 １．１′・・・シリコン基板、２，２′・・・埋込み層
、３．３′・・・エピタキシャル層、４・・・接続領域
、５．５’−・・絶縁膜、５ａ、５ａ′、５ｂ−絶縁領
域、６．６′・・・多結晶シリコン膜、６ｂ、６ｂ′・
・・ベース、６ｃ・・・コレクタ、６ｅ、６ｅ’・・・
エミッタ、７．７′・・・絶縁膜、８．８゛・・・多結
晶シリコン膜、９．９’、９″・・・絶縁膜、１０゜１
０’、１１．１１′・・・拡散層、１２．１３゜１３゛
・・・絶縁膜、１４．１４’・・・拡散層、１５・・・
絶縁膜、１６ｂ、１６ｃ、 １６ｅ−電極。 ギｌ 圀 茅 １ 面 ＄ ／ 霞
Claims (1)
- 第１導電型の埋込層を表面に備えた第２導電型の半導
体基板上に堆積した第１導電型のエピタキシャル層の上
に第１の絶縁膜と第２導電型の不純物を含有する第１の
多結晶シリコン膜と第２の絶縁膜とを順次形成する工程
、異方性エッチングによつて前記第２の絶縁膜、前記第
１の多結晶シリコン膜及び前記第１の絶縁膜を選択的に
順次除去して第１の窓を開孔する工程、該第１の窓を覆
いかつ前記第１の窓側面で前記第１の多結晶シリコン膜
と接続した第２の多結晶シリコン膜と該第２の多結晶シ
リコン膜を覆う第３の絶縁膜とを順次形成する工程、前
記第２の多結晶シリコン膜及び前記第３の絶縁膜を異方
性エッチングにより前記第１の窓の側面部分が残るよう
に順次除去して前記第１の窓の内側に第２の窓を開孔す
る工程、前記第２の多結晶シリコン膜の下の前記エピタ
キシャル層表面に自己整合的に第２導電型の第１の不純
物領域を形成する工程、前記第２の窓の前記エピタキシ
ャル層表面に前記第１の不純物領域と接続した第２導電
型の第２の不純物領域と前記第１及び第２の窓を覆う第
４の絶縁膜とを形成する工程、該第４の絶縁膜を前記第
２の多結晶シリコン膜上及び前記第２の窓側面の部分が
残るように異方性エッチングにより除去して前記第２の
窓の内側に第３の窓を開孔する工程並びに該第３の窓を
第３の多結晶シリコン膜で覆い該第３の多結晶シリコン
膜の下の前記第２の不純物領域表面に自己整合的に第１
導電型の第３の不純物領域を形成する工程を含み前記エ
ピタキシャル層、前記第１及び第２の不純物領域並びに
前記第３の不純物領域をそれぞれコレクタ領域、ベース
領域並びにエミッタ領域とするトランジスタを形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22130086A JPS6376374A (ja) | 1986-09-18 | 1986-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22130086A JPS6376374A (ja) | 1986-09-18 | 1986-09-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6376374A true JPS6376374A (ja) | 1988-04-06 |
Family
ID=16764629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22130086A Pending JPS6376374A (ja) | 1986-09-18 | 1986-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6376374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113536A (ja) * | 1988-10-22 | 1990-04-25 | Nec Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178666A (ja) * | 1984-02-27 | 1985-09-12 | Hitachi Ltd | 半導体装置の製造方法 |
-
1986
- 1986-09-18 JP JP22130086A patent/JPS6376374A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178666A (ja) * | 1984-02-27 | 1985-09-12 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113536A (ja) * | 1988-10-22 | 1990-04-25 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPS6038877B2 (ja) | 半導体装置の製法 | |
| JPH0361337B2 (ja) | ||
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2997377B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JP3097095B2 (ja) | 半導体装置の製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPS60136372A (ja) | 半導体装置の製造方法 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JPH05144932A (ja) | 半導体装置の製造方法 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPS59217363A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH02113536A (ja) | 半導体装置の製造方法 | |
| JPH0350739A (ja) | 半導体装置の製造方法 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JPH03204968A (ja) | 半導体装置の製造方法 | |
| JPH04176129A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60211978A (ja) | 半導体装置 | |
| JPS58192371A (ja) | 半導体装置とその製造法 | |
| JPS60257572A (ja) | 半導体装置の製造方法 | |
| JPS6020555A (ja) | 半導体装置 | |
| JPH07153859A (ja) | 半導体集積回路とその製造方法 | |
| JPH02135738A (ja) | 半導体装置の製造方法 |