DE2716123A1 - Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung - Google Patents

Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung

Info

Publication number
DE2716123A1
DE2716123A1 DE19772716123 DE2716123A DE2716123A1 DE 2716123 A1 DE2716123 A1 DE 2716123A1 DE 19772716123 DE19772716123 DE 19772716123 DE 2716123 A DE2716123 A DE 2716123A DE 2716123 A1 DE2716123 A1 DE 2716123A1
Authority
DE
Germany
Prior art keywords
doped
semiconductor
areas
base
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772716123
Other languages
English (en)
Other versions
DE2716123C2 (de
Inventor
James Glenn Aiken
Benjamin Johnston Sloan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2716123A1 publication Critical patent/DE2716123A1/de
Application granted granted Critical
Publication of DE2716123C2 publication Critical patent/DE2716123C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

8 München 60
Unser Zeichen; T 2183 12.April 1977
TEXAS INSTRMENTS INCORPORATED 13500 North Central Expressway Dallas, Texas, V.St.A.
Integrierte Injektions-Halbleiterschaltung und Verfahren zu ihrer Herstellung
Die Erfindung bezieht sich auf eine Mikro-Halbleiterschaltung und insbesondere auf ein Verfahren zur dielektrischen Isolati sowie eine dielektrische Isolationsanordnung, bei der in selektiver Weise Vorrichtungen vorgesehen werden, die eine Oberflächeninversion längs Seitenwänden der Isolationsbereiche verhindern. Beispielsweise wird eine integrierte Injektions-Halbleiterschaltung, die zwischen aktiven Basiszonen eine dielektrische Isolation aufweist, geschaffen. -
Logikschaltungen mit integrierter Injektion (I L -Schaltungen) sind als Schaltungen definiert, bei denen ein lateraler PNP-Transistor mit einem invers betriebenen vertikalen Mehrkollektor-NPN-Transistor kombiniert ist, damit eine hohe Packungsdichte und ein sehr niedriges Geschwindigkeits-Leistungs-Produkt erreicht werden. Solche Schaltungen wurden bis vor kurzem als wenig attraktiv für den kommerziellen Einsatz angesehen, da sie eine niedrige inverse NPN-Stromverstärkung, eine niedrige Kollektor-Basis-Durchbruchspannung und eine hohe Kollektor-Basis-Kapazität aufwiesen.
Schw/Ba
709842/0993
Die niedrige inverse Stromverstärkung war auf ein sehr ungünstiges Verhältnis von Kollektorfläche zu Emitterfläche, einen niedrigen Emitterwirkungsgrad sowie auf ein Driftfeld in der Basis zurückzuführen, das die Drift- und Diffusionskomponenten des Elektronenstroms veranlasste in entgegengesetzten Richtungen zu wandern. Die hohe Kollektor-Basis-Kapazität und die niedrige Durchbruchspannung wurden durch die Anbringung des Kollektors im stark dotierten Oberflächenbereich eines diffundierten Basisprofils verursacht. Viele dieser Nachteile wurden in jüngerer Zeit durch die Entwicklung einer durch Ionenimplantation erzeugtenBasiszone überwunden, bei der die Richtung des Konzentrationsgradienten einer diffundierten Basis umgekehrt wurde; ferner wurden einige dieser Nachteile durch Anwendung einer stark dotierten störstellenleitenden Basiszone über wunden, die einen ohmschen Kontakt zu den aktiven Basiszonen ergibt und die Fläche der aktiven Emitter-Basiszonen begrenzt, wodurch das effektive oder "aktive" Kollektor-Emitter-Flächenverhältnis des Bauelements vergrößert wird. Als Beispiel sei auf die Patentanmeldung P 26 27 203.7 verwiesen.
ρ Eine weitere Erhöhung der Geschwindigkeit solcher I L-Schaltungen kann durch Reduzieren der Störkapazität zwischen dem Substrat und den störstoffleitenden Basiszonen erzielt werden.Als Abwandlung früherer Strukturen ist zwar eine Oxidisolation vorgeschlagen worden, doch stand in der Praxis kein Isolationsverfahren insbesondere zusammen mit den neueren Versionen von
ρ
I L-Schaltungen beispielsweise gemäß der oben genannten Patentanmeldung zur Verfügung.
709842/0993
Gemäß der Erfindung wird eine integrierte Injektions-Halbleiterschaltung geschaffen, die eine dielektrische Zone zwischen zwei oder mehr Kollektor-Basis-Zonen aufweist, die diese voneinander isoliert, und die ferner Vorrichtungen enthält, die die Bildung eines Inversionskanals längs der Grenze der aktiven Basiszonen neben den Isolationswänden verhindern.
Ferner wird gemäß der Erfindung ein Verfahren zur Herstellung einer Kanalverhinderungsschichtgeschaffen, die in selektiver Weise längs Seitenwänden einer Isolationszone so gebildet wird, daß sie sich nicht unter die Isolationszone erstreckt. Das Verfahren besteht darin, daß eine Maskierungsschicht auf einer Halbleiterscheibe mit einem solchen Muster versehen wird, daß ein Oberflächenbereich festgelegt und freigelegt wird, an dem die Isolationszone gebildet werden soll, daß dann in ausgewählter Weise ein geeigneter Störstoff in den freigelegten Bereich der Halbleiteroberfläche diffundiert wird und daß dann die Halbleiterscheibe durch die gleiche Maskenöffnung geätzt wird, so daß die Diffusionszone in ihrer gesamten vertikalen Ausdehnung entfernt wird, während wenigstens ein Abschnitt' der seitlich diffundierten Zone erhalten bleibt. Die geätzte Vertiefung wird dann selektiv oxidiert, wobei wieder die gleiche Maskenöffnung benutzt wird, wodurch die Herstellung von Isolationszonen angrenzend an die erhalten gebliebenen . Abschnitte des seitlich diffundier-
2 ten Bereichs beendet wird. Wenn die Zonen der I L-Schaltung so fertiggestellt werden, daß sie aktive P-Basiszonen enthält, die durch die oxidierten Bereiche isoliert sind, dann wird eine Kanalinversion durch die seitlich dotierte Schicht neben den Isolationsseitenwänden verhindert.
709842/0993
-Jf-
Das beschriebene Verfahren zur Seitenwand!solation ist
2 zwar insbesondere zur Isiierung von Basiszonen von I L-Schaltungen entwickelt worden, doch kann der Fachmann erkennen, daß ein solches Isolierverfahren auch auf andere integrierte Schaltungen mit Oxidisolation angewendet werden kann, in denen Schichten zur Verhinderung einer Kanalbildung an Seitenv/änden gewünscht werden.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:
Fig.1 eine vergrößerte perspektivische Teilschnittansicht einer Halbleitervorrichtung nach der Erfindung,
Fig.2 eine vergrößerte Draufsicht auf die in Fig.1 dargestellte Einheitszelle und
Fig.3 bis Fig.7 vergrößerte Schnittansichten einer Haibleiterstruktur zur Veranschaulichung der Folge von Verfahrensschritten, die bei der Herstellung der Kanalverhinderungsschichten der Halbleitervorrich-. tung nach den Figuren 1 und 2 angewendet v/erden.
Die in Fig.1 dargestellte bevorzugte Ausführungsform der Erfindung besteht aus einem (N+)-Substrat 11 mit einem spezifischen Widerstand von 0,005 bis 0,05 0hm «cm, das als der Emitter eines vertikalen invers betriebenen Mehrkollektor7NPN-Transistors wirkt, sowie aus einer epitaktischen N -Schicht 12 mit einer Dicke von 1 um und einem spezifischen Widerstand von 0,3 bis 2,0 Ohm· cm, in der die übrigen aktiven Zonen gebildet sind und in der ein Schutzring 13 aus Oxidmaterial angebracht ist. Der Umfang der aktiven Basiszonen 14 des. invers betriebenen
709842/0993
NPN-Transistors wird zum Teil von einer (P+)-Zone 1*5 gebildet, die den inaktiven, störstoffleitenden Abschnitt der Basis darstellt. Diese Schicht hat einen Flächenwiderstand von 25 bis 30 Ohm pro Quadrat, was den Basisserienwiderstand beträchtlich reduziert; sie ergibt eine starke Dotierung an der Oberfläche zur Erzielung eines guten ohmschen Kontakts. Die aktiven Basiszonen werden mit einer Borimplantation mit hohem Energiewert und einer niedrigen Dosis von
12 3
etwa 10 Ionen/cm erzeugt; bevorzugt v/erden dabei Strahlenergiewerte von 400 bis 600 keV angewendet.
Die stark dotierte störstoffleitende (P+)-Basis hat zwei wichtige Funktionen:(1) sie begrenzt die auf Grund desBasisstroms auftretende Spannungsdifferenz zwischen verschiedenen Teilen der Basis,und sie sorgt für eine nahezu gleichmässige Emitter-Basis-Durchlaßvorspannung in einem implantierten Mehrfachkollektor-Gate- Anschluß ; (2) die Stromdichte aus dem Emitter in die (P+)-Zone ist viel kleiner als die Stromdichte in eine (P-)-Zone bei der gleichen Emitter-Basis-Durchlaßspannung. Die Fläche Jeder aktiven Emitter-Basis-Zone wird zum Teil durch die (P+)-Zone 15 zusammen mit dem aus Oxidmaterial bestehenden Schutzring definiert. Diese Kombination begrenzt somit den Bereich der merklichen Strominjektion auf die unmittelbar unter jedem Kollektor liegende Zone, und sie erniedrigt das Verhältnis zwischen der effektiven Emitterfläche und der effektiven Kollektorfläche bis zum Fünfzigfachen im
ρ Vergleich zu einer herkömmlichen I L-Schaltung, da im brauchbaren Bauelement die störstoffleitende Basiszone bis zu fünfzigmal größer als die aktive oder eigenleitende Basiszone sein kann.
709842/0993
Die (P+)-Kanalverhinderungszonen 18 bilden ein wesentliches Merkmal der Erfindung, da sie einen auf die NPN-Kollektor-Emitter-Oberflächeninversion zurückzuführenden Leckstrom längs der Seitenwände der Oxidisolation verhindern. Es ist zu erkennen, daß sich die (P+)-Kanalverhlnderungszonen nicht unter die Oxidisolation erstrecken dürfen, da dies einen direkten Stromwsg zwischen den isolierten Basiszonen erzeugen würde.
Die Kollektorzonen 16 entsprechen im wesentlichen der ursprünglichen epitaktischen Schicht 12. Die (N+)-Zonen 17 sind Kontaktverbesserungszonen mit einem Flächenwiderstand von 50 bis 100 Ohm pro Quadrat zur Erleichterung der Bildung ohmscher Kontakte mit den Kollektorzonen.
In einer anderen Ausführungsform werden die aktiven Basiszonen durch eine Borimplantation mit niedriger Dosierung bei Energiewerten unter 400 keV erzeugt, wobei sich in diesem Fall die Basiszonen bis zur Oberfläche der epitaktischen Schicht 12 erstrecken können. Die Kollektorzonen würden dann im wesentlichen aus den (N+)-Zonen 17 bestehen. Eine solche Ausführungsform ist etwas weniger wirksam, doch ist sie dort eine besonders nützliche Alternative, wo Strahlenergiewerte von 400 keV nicht zur Verfügung stehen.
Die laterale PNP-Transistorwirkung wird mit Hilfe eines Injektors 20 und einer davon mittels eines Bereichs 21 der epitaktischen Schicht 12 getrennten (P+)-Zone 15 erzielt. Der Injektor 20 und die Zone 15 liegen so dicht wie möglich, beispielsweise in einem Abstand von 5 bis 12,5 w (o,2 bis 0,5 mil) nebeneinander.
709842/0993
- 7-
Die Umfangsbereiche des Oxidschutzrings 13 umgeben die gesamte Einheitszelle und isolierten sie von benachbarten Zellen; vorzugsweise erstreckt sich der Schutzring 13 durch die gesamte Dicke der epitaktischen Schicht 12.Für die meisten Fälle ist es jedoch nicht wesentlich, daß der Schutzring so tief ist, wie er bei diesem Ausführungsbeispiel dargestellt ist.
Nach Fig.3 beginnt ein vorteilhaftes Verfahren nach der Erfindung mit dem epitaktischen Aufwachsen der Schicht mit einem spezifischen Widerstand von 0,3 bis 2,0 Olim cm, die von etwa 1 bis 2 xom auf dem Substrat 11, das zur Erreichung eines spezifischen Widerstandes von 0,005 bis 0,05 Ohm · cm, vorzugsweise 0,01 Ohm » cm mit Antimon oder Arsen dotiert ist. Auf der Schicht 12 wird dann eine diffusions-, ätz- und oxidationsbeständige selektive Maskierungsschicht gebildet, die aus einer Siliziumoxidschicht 31 und einer Siliziumnitridschicht 32 zusammengesetzt und mit einem solchen muster versehen ist, daß eine Öffnung 33 entsteht, die den Bereich der Schicht freilegt, an dem Oxidisolationszonen gewünscht werden.
Nach Fig.4 wird die Scheibe dann in ausgewählter Weise einer Bordiffusion unterzogen, damit eine (P+)-Zone 34 mit einem Flächenwiderstand von etwa 100 Ohm pro Quadrat entsteht. Diese Diffusion wird im Bereich zwischen dem Injektor 20 und der (P+)-Zone 15 in der Oberflächenöffnung ausgeschlossen, damit ein PNP-Kollektor-Emitter-Kurzschluß verhindert wird. Anschließend wird die Scheibe nach Fig.5 einem selektiven Ätzschritt unterzogen, mit dessen Hilfe der angegebene Abschnitt 35 der Schicht 12 durch die zuvor gebildete Mäskenöffnung entfernt wird. Dabei ist ein ohne Hinterschneidung
709842/0993
verlaufendes Ätzen erforderlich, beispielsweise ein kristallographisches richtungsabhängiges Ätzen oder ein Plasmaätzen, damit eine Ätztiefe erreicht wird, die über der Tiefe der Zone 34 hinausgeht, ohne daß die am Umfang liegenden, seitlich diffundierten Zonen 34 nach Fig.5 entfernt werden.
Die Struktur von Fig.5 wird dann nach Fig.6 selektiv oxidiert, damit die Bildung der Oxidisolationszone 13 mit den sich längs den Seitenwänden erstreckenden Kanalverhinderungsschichten 18 fertiggestellt wird. Durch Koordinieren der Tiefe der (P-t-)-Diffusionszone 34 und der Ätztiefe der Vertiefung 35 ist der Oxidationsschritt dann beendet, wenn die Oberfläche der Isolationszone 13 im wesentlichen in einer Ebene mit der ursprünglichen Oberfläche der epitaktischen Schicht 12 liegt. Beispielsweise ermöglichen eine Diffusions tiefe von 0,4 um und eine Ätztiefe von 0,6 um mit einer anschliessenden Oxidation mit einerTiefe von 1,1 um die Erzielung der gleichen Ebenen, da das Oxid im Vergleich zum ursprünglichen Silizium eine niedrigere Dichte hat.
Wie Fig.7 zeigt, wird die Struktur dann durch die Diffusion der (P+)-Zone 15, die nachfolgende Implantation der (P-)-Zonen 14a und 14b sowie die Bildung der Kontaktverbesserungszonen 17a und 17b fertiggestellt. Es ist zu erkennen, daß in Fig.7 alle in der Anordnung von Fig.1 dargestellten Zonen enthalten sind, mit Ausnahme der Umfangsabschnitte des Oxidschutzrings 13, die keine Seitenwand-Kanalverhinderungszonen erfordern. Das bedeutet, daß die am Umfang liegende Oxidisolationszone 13 mit Hilfe des Ätzschritts von Fig.5 und des Oxidationsschritts von Fig.6 jedoch ohne den Diffusionsschritt von Fig.4 hergestellt wird.
709842/0993
Leerseite

Claims (1)

  1. TEXAS INSTRUMENTS INCORPORATED
    13500 North Central Expressway
    Dallas, Texas, V.St.A.
    Patentansprüche
    (1. J Integrierte Injektions-Halbleiterschaltung mit. einem invers betriebenen Mehrkollektor-Transistor, dessen Basiszone mehrere schwach dotierte aktive Bereiche und einen stark dotierten, störstoffleitenden Bereich aufweist, gekennzeichnet durch eine dielektrische Zone zwischen zwei oder mehr Kollektor-Basis-Zonen, die diese voneinander isoliert, und eine Vorrichtung zum Verhindern der Bildung eines Inversionskanals längs des Grenzbereichs der aktiven Basisbereiche angrenzend an die dielektrische Zone.
    2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die dielektrische Zone aus Siliziuraoxid besteht.
    3. Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vorrichtung zur Verhinderung der Kanalbildung eine stark dotierte Halbleiterschicht ist.
    709842/0993
    ORIGINAL INSPECTED
    Verfahren zur Herstellung einer integrierten Injektions-Halbleiterschaltung mit einem invers betriebenen Mehrkollektor-Transistor, bei dem die Basiszone mehrere schwach dotierte aktive Bereiche und einen stark dotierten störstoffleitenden Bereich aufweist, dadurch gekennzeichnet,
    a) daß auf einer Halbleiterscheibe eine Oxidmaske gebildet wird, die diffusions-, ätz- und oxidationsbeständig ist,
    b) daß diese Maskierungsschicht durch Entfernen eines Teils in ein solches Muster gebracht wird, daß eine Fläche der Halbleiterscheibe so festgelegt und freigelegt wird, daß sie zwischen zwei Basis- und /oder Kollektorbereichen liegt,
    c) daß ein geeigneter Störstoff selektiv in Bereiche der freigelegten Fläche der Halbleiterscheibe diffundiert wird, so daß sowohl vertikal als auch lateral dotierte Zonen entstehen,
    d) daß die freigelegte Fläche der Halbleiterscheibe selektiv so geätzt wird, daß die vertikal dotierten Bereiche in ihrer vollen vertikalen Ausdehnung entfernt werden, während wenigstens ein Teil der lateral dotierten Bereiche zurückbleibt,
    e) daß die geätzten Flächen der Halbleiterscheibe zur Bildung von Isolationsbereichen selektiv oxidiert werden, die in einigen Bereichen an die verbliebenen Teile der lateral dotierten Bereiche angrenzen, und
    709842/0993
    "" 3 —
    f) daß die Anordnung so fertiggestellt wird, daß sie aktive Basisbereiche enthält, die durch die oxidierten Bereiche isoliert sind, so daß eine Kanalinversion längs der isolierten Grenzen der aktiven Basisbereiche verhindert wird.
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Halbleitermaterial Silizium verwendet wird und daß für die Isolationsbereiche Siliziumoxid verwendet wird.
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die im Schritt(c) erzielte Diffusionstiefe mit der Ätztiefe des Schritts(d) so koordiniert wird, daß bei der Oxidation des Schritts (e) erreicht wird, daß der oxidierte Bereich und die ursprüngliche Halbleiterfläche im wesentlichen in der gleichen Ebene liegen.
    7. Verfahren zur Herstellung einer Halbleiterschaltung mit einem dielektrischen Isolationsbereich, der von einer die Kanalbildung verhindernden Diffusionsschicht umgeben ist, dadurch gekennzeichnet,
    a) daß auf der Oberfläche einer Halbleiterscheibe eine Maskierungsschicht in einem solchen Muster erzeugt wird, daß ein Flächenabschnitt, an dem ein Isolationsbereich liegt, festgelegt und freigelegt wird,
    b) daß in Abschnitte des freigelegten Bereichs der Halbleiterscheibe selektiv ein geeigneter Störstoff diffundiert wird,
    c) daß die Fläche durch die gleichen Maskenöffnungen selektiv geätzt wird, damit der vertikal dotierte
    709842/0993
    Bereich in seiner vollen vertikalen Ausdehnung entfernt wird, während wenigstens ein Teil des lateral dotierten Bereichs zurückbleibt, und
    d) daß die geätzten Bereiche der Scheibe dann selektiv so oxidiert werden, daß Isolationszonen entstehen, die an die zurückgebliebenen Teile der lateral dotierten Bereiche angrenzen.
    709842/0 99
DE2716123A 1976-04-12 1977-04-12 Integrierte Injektions-Halbleiterschaltung Expired DE2716123C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US67602376A 1976-04-12 1976-04-12

Publications (2)

Publication Number Publication Date
DE2716123A1 true DE2716123A1 (de) 1977-10-20
DE2716123C2 DE2716123C2 (de) 1986-02-06

Family

ID=24712903

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2716123A Expired DE2716123C2 (de) 1976-04-12 1977-04-12 Integrierte Injektions-Halbleiterschaltung

Country Status (3)

Country Link
US (1) US4137109A (de)
JP (1) JPS52151575A (de)
DE (1) DE2716123C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0190581A2 (de) * 1985-01-28 1986-08-13 International Business Machines Corporation Senkrecht isolierte komplementäre Transistorstrukturen
US6475861B1 (en) * 1997-12-08 2002-11-05 Hyundai Electronics Industries Co., Ltd. Semiconductor device and fabrication method thereof

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268847A (en) * 1977-09-16 1981-05-19 Nippon Electric Co., Ltd. Semiconductor device having an insulated gate type field effect transistor and method for producing the same
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
DE2816949C3 (de) * 1978-04-19 1981-07-16 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung und deren Verwendung zum Aufbau einer Speicheranordnung
JPS55153342A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Semiconductor device and its manufacture
EP0051488B1 (de) * 1980-11-06 1985-01-30 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelements
US4373965A (en) * 1980-12-22 1983-02-15 Ncr Corporation Suppression of parasitic sidewall transistors in locos structures
US4390802A (en) * 1980-12-22 1983-06-28 Motorola, Inc. Low-voltage, high-noise immunity I2 L interface
EP0093304B1 (de) * 1982-04-19 1986-01-15 Matsushita Electric Industrial Co., Ltd. Integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben
US4546539A (en) * 1982-12-08 1985-10-15 Harris Corporation I2 L Structure and fabrication process compatible with high voltage bipolar transistors
SE433787B (sv) * 1983-07-15 1984-06-12 Ericsson Telefon Ab L M Multipel transistor med gemensam emitter och sparata kollektorer
US4547793A (en) * 1983-12-27 1985-10-15 International Business Machines Corporation Trench-defined semiconductor structure
US4721682A (en) * 1985-09-25 1988-01-26 Monolithic Memories, Inc. Isolation and substrate connection for a bipolar integrated circuit
US4824797A (en) * 1985-10-31 1989-04-25 International Business Machines Corporation Self-aligned channel stop
JPS61263150A (ja) * 1986-01-10 1986-11-21 Toshiba Corp 半導体装置の製造方法
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements
US5206182A (en) * 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
US5248894A (en) * 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
US5539233A (en) * 1993-07-22 1996-07-23 Texas Instruments Incorporated Controlled low collector breakdown voltage vertical transistor for ESD protection circuits
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
DE102012018611B3 (de) * 2012-09-20 2013-10-24 Infineon Technologies Ag Chiprandversiegelung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3503124A (en) * 1967-02-08 1970-03-31 Frank M Wanlass Method of making a semiconductor device
US3550260A (en) * 1968-12-26 1970-12-29 Motorola Inc Method for making a hot carrier pn-diode
NL6906939A (de) * 1969-05-06 1970-11-10
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
NL170901C (nl) * 1971-04-03 1983-01-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
DE2212168C2 (de) * 1972-03-14 1982-10-21 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung
JPS48101089A (de) * 1972-03-31 1973-12-20
JPS4937585A (de) * 1972-08-09 1974-04-08
JPS5228550B2 (de) * 1972-10-04 1977-07-27
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
US3909807A (en) * 1974-09-03 1975-09-30 Bell Telephone Labor Inc Integrated circuit memory cell
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring
US3982266A (en) * 1974-12-09 1976-09-21 Texas Instruments Incorporated Integrated injection logic having high inverse current gain
CA1056513A (en) * 1975-06-19 1979-06-12 Benjamin J. Sloan (Jr.) Integrated logic circuit and method of fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: "IEEE J. of Solid-State Circ.", Bd. SC-10, Nr. 5, Okt. 1975, S. 343-348 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0190581A2 (de) * 1985-01-28 1986-08-13 International Business Machines Corporation Senkrecht isolierte komplementäre Transistorstrukturen
EP0190581A3 (en) * 1985-01-28 1987-08-19 International Business Machines Corporation Vertically isolated complementary transistor structures
US6475861B1 (en) * 1997-12-08 2002-11-05 Hyundai Electronics Industries Co., Ltd. Semiconductor device and fabrication method thereof
US6756270B2 (en) 1997-12-08 2004-06-29 Hyundai Electronics Industries Co., Ltd. Semiconductor device and fabrication method thereof
US7095087B2 (en) 1997-12-08 2006-08-22 Hyundai Electronics Industries Co., Ltd. Semiconductor device and fabrication method thereof
US7233046B2 (en) 1997-12-08 2007-06-19 Hyundai Electronics Industries Co., Ltd. Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
DE2716123C2 (de) 1986-02-06
US4137109A (en) 1979-01-30
JPS6228577B2 (de) 1987-06-22
JPS52151575A (en) 1977-12-16

Similar Documents

Publication Publication Date Title
DE2716123A1 (de) Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung
DE68919636T2 (de) Ununterbrochene Matrix, deren Plattengrösse programmierbar ist.
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2032315B2 (de) Halbleiteranordnung mit emittiergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE4017790A1 (de) Verborgene zenerdiode in einer konfigurierbaren integrierten schaltung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE69618077T2 (de) Isolierter vertikaler PNP-Transistor und Verfahren zu seiner Herstellung
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE2627203A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE3022122C2 (de)
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE69332112T2 (de) Verbesserter biolarer Transistor
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE3688030T2 (de) Bipolare integrierte schaltung mit isolationsstruktur und substratkontakt und verfahren zur herstellung.
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT.

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2760291

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2760291

D2 Grant after examination
8364 No opposition during term of opposition