SE433787B - Multipel transistor med gemensam emitter och sparata kollektorer - Google Patents

Multipel transistor med gemensam emitter och sparata kollektorer

Info

Publication number
SE433787B
SE433787B SE8304013A SE8304013A SE433787B SE 433787 B SE433787 B SE 433787B SE 8304013 A SE8304013 A SE 8304013A SE 8304013 A SE8304013 A SE 8304013A SE 433787 B SE433787 B SE 433787B
Authority
SE
Sweden
Prior art keywords
diffusion
layer
emitter
substrate
multiple transistor
Prior art date
Application number
SE8304013A
Other languages
English (en)
Other versions
SE8304013D0 (sv
Inventor
K-H Eklund
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE8304013A priority Critical patent/SE433787B/sv
Publication of SE8304013D0 publication Critical patent/SE8304013D0/sv
Publication of SE433787B publication Critical patent/SE433787B/sv
Priority to DE8484850181T priority patent/DE3464441D1/de
Priority to EP84850181A priority patent/EP0132240B1/en
Priority to JP59145901A priority patent/JPS6038857A/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7327Inverse vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

'8304013-9 .u- Vid transistor-er avsedda för höga spänningar är det utrymme som isolations- diffusionen upptar avsevärt vid ökad spänning maste nämligen det epitaktiska skiktets tjocklek ökas för att ge plats at det djupare utarmningsomràdet för kollektor-bas övergången hos transistorerna. Dä isolationsomràdet härmed maste diffunderas längre ner, kommer pà grund av den samtidiga stördiffu- sinnen i sidled omradet att kräva större utrymme. Det är visserligen känt att minska detta utrymme genom att före paläggningen av det epitaktiska skiktet deponera dopämnen av P-typ under de områden där isolationsdiffusionen uppifrån skall ske senare, men isolationen tar ändock stor plats.
Det är känt att tillverka multípeltransistorer av NPN-typ med gemensam kollektor. De enskilda transistorerna separeras då från varandra av kontakt- díffusionsomrâden som alla när ner till den för samtliga transistorelement gemensamma bottendiffusionen. I de av bottendiffusionen och de kontakt- diffusionerna bildade brunnarna är de enskilda transistorernas bas 'och emitter indiffunderade. Det behövs således ej någon speciell isolationsdiffusion mellan transistor elementen.
I en multipeltransistor med gemensam kollektor kommer de enskilda belast- ningarna alltid att ligga i emitterkretsarna pa transistorelementen. l många fall önskar man ha belastningen i kollektorkretsen t.ex. i balanserade kretsar med gemensam emitter.
En sådan transistor kan ej realiseras med konventionell teknik. Teoretiskt skulle en transistor med gemensam kollektor enligt ovan kunna drivas inverterat men eftersom emittern skulle utgöras av det lâgdopade epitaktiska omradet skulle emitterverkningsgraden och därmed förstärkningen vara låg. Dessutom blir genombrottsspänningen lag, ca 5 V, Den enda möjligheten att åstadkomma en integrerad multipel NPN transistor med gemensam emitter har hittills varit att anordna ett avtal trensistorer pà ett substrat med fullständig isolering mellan samtliga transistorer. De separata emittrarna koplas samman med kontakteringsskiktet. En sadanmultipel tran- sistor kommer att kräva stor substratyta och blir därmed dyrbar. _15 8304013-9 Det är ocksa känt genom den svenska utläggningsskriften 8105040-3 att fram- ställa dioder med lag läckning till substratet genom att utnyttja en struktur där man över den vanliga bottendiffusionen, som normalt utnyttjas som kollektor, lägger en andra bottendiffusion av motsatt ledningstyp. Till denna andra bottendiffusion läggs en ringformad kontaktdiffusion som omger diodens katod som utgörs av den normala emitterdiffusionen och tillhörande kontaktdiffusion.
Anoden utgörs av den andra bottendiffusionen som är sammankopplad med den första bottendiffusionen.
REDOGÖRELSE FÖR UPPFINNINGEN Enligt uppfinningen är det möjligt att åstadkomma en multipel transistor med gemensam emitter utan att det är nödvändigt att isolera den enskilda transis- torelementen fran varandra med speciella isolationsdiffusioner. Vi utnyttjar härvid speciella drag hos den i den svenska utläggningsskriften visade diod- strukturen och uppfinningens kännetecken framgar av bifogade patentkrav.
F IGURBESKRIVNING F ig. 1 visar i sektion och Fig. 2 i en planvy sett ovanifran en monolitisk integrerad multipeltransistor utförd enligt uppfinningen. Fig. 3 visar en förenk- lad variant 'av kretsen enligt Fig. 1 och 2.
FÖREDRAGEN UTFÖRINGSFORM I Fig.l och2 betecknar ll ett P-substrat av i huvudsak samma slag som används vid tillverkning av integrerade kretsar. I substratet ll är indiffunderat ett högdopat N+ skikt som bildar en första bottendiffusion 12. Över den första bottendiffusionen 12 ligger en andra bottendiffusion 13 av P-typ som paläggs i samma steg som den undre delen 14 av eventuella isolationsdiffusioner som isolerar multipeltransistorn fran eventuella andra komponenter som kan läggas pa samma substrat. Över substratet finns ett epitaktiskt palagt N-skikt 15 som är lagdopat och vars tjocklek beror pa önskad spänningstalighet hos transis- torerna. I det epitaktiska skiktet finns indiffunderade ett antal kontakt- diffusioner av Pïtyp i form av slutna inre ramar 17A, 175 som nar ner till den övre bottendiffusionen 13 och som utförs i samma processteg som den even- 8304013- 9 tuella övre delen 16 av isolations díffusionen. Utanför de inre ramarna 17A, l7B finns en kontaktdiffusion i form av en ram 18 med tvärgaende partier 18A som nar ner till den första botten diffusionen 12. Ramen 18, 18A omger helt ramarna 17A, l7B. Ramarna 18, 18A och 17A och l7B är lämpligen lagda sa nära varandra att de respektive dopämnena delvis tränger in i den angränsande kontaktdiffusionen vid diffusionen.
Diffusionsomràdet 18, 18A kommer således enligt Fig. 2 att dels (18) sträcka sig runt bottendiffusionens 12 rand, dels separera ramarna 17A och l7B från varandra. Den övre bottendiffusionen 13 kommer därför att delas i separata delar 13A, l3B av kontaktdiffusionens 18A Nïskikt. I de av ramarna l7A, l7B bildade facken är Nïskikt 19A och l9B indiffunderade.
De enskilda transistorerna TA och TB i multípeltransistorn har en gemensam emitter som utgörs av den första bottendiffusionen 12. Emitterarean blir här normalt större än för motsvarande transistor av konventionell typ men för relativt höga emitterströmmar är det emitteromkretsen som i huvudsak be- stämmer strömtàligheten så den större emitterarean kommer endast att mar- - ginellt påverka storleken på transistorn. Transistorelementens bas utgörs av de separerde delarna 13A och 138 av den andra bottendiffusionen. Kollektorerna utgörs av de inom ramarna 17A, l7B inneslutna delarna 15A, l5B av de epi- HKÖ: taktiska skíktet 15 vilka är försedda med kontaktdiffusionerna19A,19B av N+-typ.l Emitter-,bas- och kollektoranslutningarna görs med metallkontak- teríngarna 21, 22, 23 av sedvanligt slag; Tillverkningsstegen för framställning av denna multipeltransistor avviker ej fran den som tillämpas för integrerade transistorer avsedda för högspänning och de har tidigare beskrivits i litteraturen.
Multipeltransistorer av det slag som beskrivits i Fig. 1 och 2 kan lätt kombi- neras med logikkretsar och försteg av sådant slag som kan utföras med den visade tekniken. Så är det exempelvis möjligt att använda bipolär logik t.ex. av TTL-typ som skiljs fràn multipeltransistorn av en i solationsram 14, 16.
Multipeltransistorn enligt Fig. l och 2 har, som är konventionellt vid integre- rade kretsar, den första bottendiffusionens 12 anslutning 18 förd till substratets 8504013-9 ovansida. Detta medför naturligtvis en viss bottenspänning bestämd av kon~ taktdiffusionens 18 resistans. I F ig. 3 visas en utföringsform där en betydligt lägre bottenspänning kan erhållas. Substratet 33 är här av N+-typ och emit- teranslutningen 34 görs direkt till det högdopade substratets baksida.
Pâ substratet 33 finns pà samma sätt som visats i Fig. 1 en bottendiffusion 13 av P-typ och ett epitaktiskt skikt 15, kontaktramar 17A, 17B av P+-typ och kollektorkontaktdiffusioner19A,19B av Ni-typ. En djupt diffunderad yttre ram 38, 38A motsvarar ramen 18, 18A l Fig. l men den har i detta fall ingen kontaktfunktion pà grund av att emitterkontakten 34 görs pa substratets baksida utan denna diffusion har här uteslutande till uppgift att isolera de enskilda transitorelementen TA2, TBZ från varandra och hindra läckning av hal från en bottnad transistor. Med en multipel transistor enligt Fig. 2 har en sänkning av bottenspänningen med en faktor 2-3 observerats jämfört med utföringsformen enligt F ig. l. .
En ytterligare fördel är att antalet tillverkningssteg kan minskas genom att bottendiffusionen 12 (och eventuella isolationsramar) bortfaller.
Da substratet är gemensamt och lätt kan ges en fast potential som är den lägsta i kretsen, t.ex. jord är det möjligt att kombinera multipeltransistorn med styr och drivkretsar i K/TDS-teknik. MDS-kretsarna anbringas da pà konventionellt sätt i det epitaktiska skiktet antingen direkt i detta (P-MOS) eller i indiffun- derade P-brunnar (N-MDS).
Areavinsten jämfört med tidigare kända multlpeltransistorer kan bli ansevärd om t.ex. 4-5 transistorer placeras i samma P-isolerade ö enligt Fig. 1 kan det utrymme som atgar för P-isolationen försummas och ytatgangen blir ca tre gånger lägre än för motsvarande multipeltransistor där samtliga transistorer är helt isolerade fran varandra. Ytterligare ytvinst kan göras med utföringsformen enligt Fíg. 3.
Det är naturligtvis möjligt att tillverka en multipel PNP-transistor på mot- svarande sätt genom att utgå fran ett substrat av motsatt ledningstyp (N i figur l och 2 P+ i figur 3) och utföra dopningarna med ämnen av motsatt ledningstyp.

Claims (4)

8304013-9 10 PATENTKRAV
1. Multipel transistor med gemensam emitter och separata kollektorer inne- fattande ett substrat (ll,33) med ett över detsamma liggande epitaktiskt skikt (15) av en första ledningstyp (N) k ä n n e t e c k n a d av ett som en första bottendiffusion (13) i det epitaktiska skiktet (15) utfört basskikt av den andra ledningstypen (P), ett under detta liggande högdopat emitterskikt (l2,33) av den första ledningstypen (N) samt av ett antal på det epitaktiska skiktets (15) fria yta anordnade kollektorkontaktdiffusioner (l9A,l9B), en runt varje kollektor- kontaktdiffusion anordnad inre ringformad högdopad kontaktdiffusion (l7A,17B) av den andra ledningstypen (P) som när ned till basskiktet samt en runt varje inre kontaktdiffusion (l7A,17B) anordnad yttre ringformad högdopad kontakt- diffusion (l8,l8A) av den första ledningstypen (N) som när ner till emitter- skiktet (l2,33).
2. Multipel transistor enligt patentkrav 1, k ä n n e t e c k n a d av att emit- terskiktet utgörs av en under basskiktet (13) anordnad andra högdopad botten- diffusion (12) av den första ledningstypen (N+) anordnad i ett substrat av den andra ledningstypen (P).
3. Multipel transistor enligt patentkrav 2, k å n n e t e c k n a d av att samt- liga anslutningar (2l,22,23) sker på samma sida som det epitaktiska skiktets (15) fria yta.
4. Multipel transistor enligt patentkrav l, k ä n n e t e c k n a d av att emit- terskiktet utgörs av substratet (33) som är av ett högdopat material av den första ledningstypen (N) varvid emitterkontakten (34) är ansluten till substra- tets från det epitaktiska skiktet (15) vända yta.
SE8304013A 1983-07-15 1983-07-15 Multipel transistor med gemensam emitter och sparata kollektorer SE433787B (sv)

Priority Applications (4)

Application Number Priority Date Filing Date Title
SE8304013A SE433787B (sv) 1983-07-15 1983-07-15 Multipel transistor med gemensam emitter och sparata kollektorer
DE8484850181T DE3464441D1 (en) 1983-07-15 1984-06-13 Multiple transistor
EP84850181A EP0132240B1 (en) 1983-07-15 1984-06-13 Multiple transistor
JP59145901A JPS6038857A (ja) 1983-07-15 1984-07-13 多重トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8304013A SE433787B (sv) 1983-07-15 1983-07-15 Multipel transistor med gemensam emitter och sparata kollektorer

Publications (2)

Publication Number Publication Date
SE8304013D0 SE8304013D0 (sv) 1983-07-15
SE433787B true SE433787B (sv) 1984-06-12

Family

ID=20351991

Family Applications (1)

Application Number Title Priority Date Filing Date
SE8304013A SE433787B (sv) 1983-07-15 1983-07-15 Multipel transistor med gemensam emitter och sparata kollektorer

Country Status (4)

Country Link
EP (1) EP0132240B1 (sv)
JP (1) JPS6038857A (sv)
DE (1) DE3464441D1 (sv)
SE (1) SE433787B (sv)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845869B2 (ja) * 1985-03-25 1999-01-13 株式会社日立製作所 半導体集積回路装置
DE10139515C2 (de) * 2001-08-10 2003-07-31 Infineon Technologies Ag Bandabstandsschaltung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3659675A (en) * 1969-06-30 1972-05-02 Transportation Specialists Inc Lubrication system and reservoir therefor
US3760239A (en) * 1971-06-09 1973-09-18 Cress S Coaxial inverted geometry transistor having buried emitter
US3865648A (en) * 1972-01-07 1975-02-11 Ibm Method of making a common emitter transistor integrated circuit structure
DE2356301C3 (de) * 1973-11-10 1982-03-11 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte, logische Schaltung
CA1056513A (en) * 1975-06-19 1979-06-12 Benjamin J. Sloan (Jr.) Integrated logic circuit and method of fabrication
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
US4228448A (en) * 1977-10-07 1980-10-14 Burr Brown Research Corp. Bipolar integrated semiconductor structure including I2 L and linear type devices and fabrication methods therefor
FR2482368A1 (fr) * 1980-05-12 1981-11-13 Thomson Csf Operateur logique a injection par le substrat et son procede de fabrication

Also Published As

Publication number Publication date
JPS6038857A (ja) 1985-02-28
EP0132240A1 (en) 1985-01-23
JPH0428148B2 (sv) 1992-05-13
SE8304013D0 (sv) 1983-07-15
EP0132240B1 (en) 1987-06-24
DE3464441D1 (en) 1987-07-30

Similar Documents

Publication Publication Date Title
US4038680A (en) Semiconductor integrated circuit device
US5432376A (en) Semiconductor devices containing power and control transistors
US4228448A (en) Bipolar integrated semiconductor structure including I2 L and linear type devices and fabrication methods therefor
US3770519A (en) Isolation diffusion method for making reduced beta transistor or diodes
FI71039B (fi) Diod foer monolitintegrerad krets
US6815799B2 (en) Semiconductor integrated circuit device
SE433787B (sv) Multipel transistor med gemensam emitter och sparata kollektorer
US5119161A (en) Semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
US4125853A (en) Integrated circuit transistor
US5246871A (en) Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
US4197147A (en) Method of manufacturing an integrated circuit including an analog circuit and an I2 L circuit utilizing staged diffusion techniques
JPH04271172A (ja) 光半導体装置
US8319315B2 (en) Bipolar junction transistor devices
US4122482A (en) Vertical complementary bipolar transistor device with epitaxial base zones
JPH0629374A (ja) 半導体集積回路装置
JP3553715B2 (ja) 光半導体装置
JPS63128742A (ja) 半導体注入集積論理回路装置
JPH04267561A (ja) 光半導体装置
KR900001244B1 (ko) 바이포울러 트랜지스터
EP0352516A2 (en) Integrated power transistor comprising means for reducing thermal stresses
US6518139B1 (en) Power semiconductor device structure with vertical PNP transistor
JPH0425706B2 (sv)
JPS6140140B2 (sv)
JPH02216873A (ja) 半導体装置
JPS6031105B2 (ja) 半導体装置

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 8304013-9

Format of ref document f/p: F

NUG Patent has lapsed