JPS61263150A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61263150A JPS61263150A JP61002214A JP221486A JPS61263150A JP S61263150 A JPS61263150 A JP S61263150A JP 61002214 A JP61002214 A JP 61002214A JP 221486 A JP221486 A JP 221486A JP S61263150 A JPS61263150 A JP S61263150A
- Authority
- JP
- Japan
- Prior art keywords
- region
- vertical transistor
- layer
- collector
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 238000000059 patterning Methods 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- 230000015556 catabolic process Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は余り耐圧を必要とせず低消費電力で高速動作
をするＩ ” Ｌ （Ｉ ｎｔｓｇｒａｔａｄ Ｉ ｎ
−ｊｅｃｔｉｏｎＬｏｇｉｃ）と高耐圧を必要とする通
常のバイポーラトランジスタとを集積してなる半導体装
置の製造方法に関する。
をするＩ ” Ｌ （Ｉ ｎｔｓｇｒａｔａｄ Ｉ ｎ
−ｊｅｃｔｉｏｎＬｏｇｉｃ）と高耐圧を必要とする通
常のバイポーラトランジスタとを集積してなる半導体装
置の製造方法に関する。
Ｉ”Ｌは、信号出力端領域となるコレクタ領域を半導体
基板表面に設ける逆構造のバーティカルトランジスタと
、コレクタ領域、ベース領域をそれぞれ上記バーティカ
ルトランジスタのベース領域、エミッタ領域と共有する
これと相補型のラテラルトランジスタとから構成される
。 Ｉ”Ｌは素子間分離を必要としない点で高密度化
が可能で、かつ低消費電力動作をする論理素子として注
目されている。
基板表面に設ける逆構造のバーティカルトランジスタと
、コレクタ領域、ベース領域をそれぞれ上記バーティカ
ルトランジスタのベース領域、エミッタ領域と共有する
これと相補型のラテラルトランジスタとから構成される
。 Ｉ”Ｌは素子間分離を必要としない点で高密度化
が可能で、かつ低消費電力動作をする論理素子として注
目されている。
また、 Ｉ”Ｌは通常のバイポーラトランジスタと共に
同一半導体基板上に容易に集積することができるという
利点も有する。
同一半導体基板上に容易に集積することができるという
利点も有する。
ところで、 Ｉ”Ｌと通常のバイポーラトランジスタと
を同一基板上に同一製造工程で集積する場合、 Ｉ”Ｌ
部の逆構造バーティカルトランジスタの電流増幅率を大
きくしてＩ”Ｌ の高速性を保とうとすると、バイポー
ラトランジスタの耐圧が非常に小さいものとなり、逆に
バイポーラトランジスタの耐圧を大きくしようとすると
Ｉ２Ｌの高速性が損われる。という問題がある。この
問題を解決する手段として従来より既にいくつか提案さ
れているが、未だ十分なものはないのが現状である。
を同一基板上に同一製造工程で集積する場合、 Ｉ”Ｌ
部の逆構造バーティカルトランジスタの電流増幅率を大
きくしてＩ”Ｌ の高速性を保とうとすると、バイポー
ラトランジスタの耐圧が非常に小さいものとなり、逆に
バイポーラトランジスタの耐圧を大きくしようとすると
Ｉ２Ｌの高速性が損われる。という問題がある。この
問題を解決する手段として従来より既にいくつか提案さ
れているが、未だ十分なものはないのが現状である。
この発明は上記した点に鑑みてなされたもので。
Ｉ”Ｌ と通常のバイポーラトランジスタとをそれぞ
れの特性を損うことなく集積可能な半導体装置の製造方
法を提供するものである。
れの特性を損うことなく集積可能な半導体装置の製造方
法を提供するものである。
即ち、この発明は逆構造の第１のバーティカルトランジ
スタを有するＩ”Ｌ と通常のバイポーラトランジス
タである第２のバーティカルトランジスタとを集積して
なる半導体装置において、第１のバーティカルトランジ
スタのベース領域のうち少くともコレクタ領域直下を低
濃度層として深く形成し、コレクタ領域を取り囲む部分
および第２のバーティカルトランジスタのベース領域を
比較的高濃度として浅く形成し、且つ前記第１のバーテ
ィカルトランジスタのコレクタ領域と第２のバーティカ
ルトランジスタのエミッタ領域とを同時に形成し、製造
工程を簡略化すると共に高速動作。
スタを有するＩ”Ｌ と通常のバイポーラトランジス
タである第２のバーティカルトランジスタとを集積して
なる半導体装置において、第１のバーティカルトランジ
スタのベース領域のうち少くともコレクタ領域直下を低
濃度層として深く形成し、コレクタ領域を取り囲む部分
および第２のバーティカルトランジスタのベース領域を
比較的高濃度として浅く形成し、且つ前記第１のバーテ
ィカルトランジスタのコレクタ領域と第２のバーティカ
ルトランジスタのエミッタ領域とを同時に形成し、製造
工程を簡略化すると共に高速動作。
高耐圧化を可能としたことを特徴としている。
以下図面を参照してこの発明の詳細な説明する。第１図
（ａ）〜（θ）は一実施例の製造工程を示すもので、論
理素子として逆構造のｎ ｐ ＩＩバーティカルトラン
ジスタ（第１のバーティカルトランジスタ）とｐｎｐラ
テラルトランジスタを有するＩ”Ｌを、 また第２のバ
ーティカルトランジスタとして通常のｎｐｎバイポーラ
トランジスタを集積した例である。これを製造工程に従
って説明すると、 Ｐ″″−５ｉ基板１のＩ”Ｌ部およ
びバイポーラトランジスタ部にｎ重層２１，２． を拡
散形成した後、全面にｎ層３をエピタキシャル成長させ
る（ａ）０次にこの基板表面を全面酸化し、所定の拡散
窓を開けて、素子分離用のＰ重層４、Ｉ２Ｌ部の接地端
となるｎ＋層５、バイポーラトランジスタ部のコレクタ
取り出し用のｎ＋層６を拡散形成し、更に Ｉ”Ｌ部の
コレクタ領域直下の活性ベース領域にイオン注入を行っ
てｐ一層７１，７□を形成しておく（ｂ）、 次いで
、高温の熱工程を所定時間加えることで、 ｐ”［４は
ｐ−−５ｉ基板１に達するように、ｎ重層５，６はそれ
ぞれｎ重層２１，２□に達するように、かつｐ一層７□
、７□はシート抵抗３０００〜５０００Ω／口、拡散深
さ３〜３．５μ謂程度の低濃度層になるようにする（ｃ
）。 このとき、ｎ＋層２１゜２、もｎ層３内に浮き上
ってｐ一層７．．７．がｎ重層２１に接するようにする
。続いて、Ｉ”Ｌ部のインジェクタ用ｐｎｐラテラルト
ランジスタのエミッタ領域となる２層８、ラテラルトラ
ンジスタのコレクタ領域、即ちインバータ川遊構造ｎｐ
ｎバーティカルトランジスタのコレクタ領域を取り囲む
ベース領域部となる２層９およびバイポーラトランジス
タのベース領域となる２層１０を、例えばボロンのイオ
ン注入と拡散を用いてシート抵抗８０〜１８０Ω／口、
拡散深さ約２μｓとなるように比較的高濃度同時に形成
する（ｄ）、その後、Ｉ”Ｌ部の出力端領域、即ち逆構
造バーティカルトランジスタのコレクタ領域となるｎ土
層１１１，１１．およびバイポーラトランジスタのエミ
ッタ領域となる ｎ＋層１２を同時拡散により深さ１．
３〜２．０μ−程度に形成し、最後にＡＱの蒸着、パタ
ーニングにより、 Ｉ”Ｌ部の信号入力端電極ＩＮ、信
号出力端電極ＯＵＴ、。
（ａ）〜（θ）は一実施例の製造工程を示すもので、論
理素子として逆構造のｎ ｐ ＩＩバーティカルトラン
ジスタ（第１のバーティカルトランジスタ）とｐｎｐラ
テラルトランジスタを有するＩ”Ｌを、 また第２のバ
ーティカルトランジスタとして通常のｎｐｎバイポーラ
トランジスタを集積した例である。これを製造工程に従
って説明すると、 Ｐ″″−５ｉ基板１のＩ”Ｌ部およ
びバイポーラトランジスタ部にｎ重層２１，２． を拡
散形成した後、全面にｎ層３をエピタキシャル成長させ
る（ａ）０次にこの基板表面を全面酸化し、所定の拡散
窓を開けて、素子分離用のＰ重層４、Ｉ２Ｌ部の接地端
となるｎ＋層５、バイポーラトランジスタ部のコレクタ
取り出し用のｎ＋層６を拡散形成し、更に Ｉ”Ｌ部の
コレクタ領域直下の活性ベース領域にイオン注入を行っ
てｐ一層７１，７□を形成しておく（ｂ）、 次いで
、高温の熱工程を所定時間加えることで、 ｐ”［４は
ｐ−−５ｉ基板１に達するように、ｎ重層５，６はそれ
ぞれｎ重層２１，２□に達するように、かつｐ一層７□
、７□はシート抵抗３０００〜５０００Ω／口、拡散深
さ３〜３．５μ謂程度の低濃度層になるようにする（ｃ
）。 このとき、ｎ＋層２１゜２、もｎ層３内に浮き上
ってｐ一層７．．７．がｎ重層２１に接するようにする
。続いて、Ｉ”Ｌ部のインジェクタ用ｐｎｐラテラルト
ランジスタのエミッタ領域となる２層８、ラテラルトラ
ンジスタのコレクタ領域、即ちインバータ川遊構造ｎｐ
ｎバーティカルトランジスタのコレクタ領域を取り囲む
ベース領域部となる２層９およびバイポーラトランジス
タのベース領域となる２層１０を、例えばボロンのイオ
ン注入と拡散を用いてシート抵抗８０〜１８０Ω／口、
拡散深さ約２μｓとなるように比較的高濃度同時に形成
する（ｄ）、その後、Ｉ”Ｌ部の出力端領域、即ち逆構
造バーティカルトランジスタのコレクタ領域となるｎ土
層１１１，１１．およびバイポーラトランジスタのエミ
ッタ領域となる ｎ＋層１２を同時拡散により深さ１．
３〜２．０μ−程度に形成し、最後にＡＱの蒸着、パタ
ーニングにより、 Ｉ”Ｌ部の信号入力端電極ＩＮ、信
号出力端電極ＯＵＴ、。
ＯＵＴ、、接地電極ＧＮＤ、外部電源印加電極子Ｖ［［
およびバイポーラトランジスタのエミッタ電極Ｅ、ベー
ス電極Ｂ、コレクタ電極Ｃをそれぞれ形成する（８）、
なお、ｎ重層１１．．１１２とｒ１＋層１２を同時に拡
散したにもかかわらず、それぞれのベース領域濃度の違
いにより拡散深さが異なり、例えば前者が約１．７−の
とき後者が約１．４−となる。
およびバイポーラトランジスタのエミッタ電極Ｅ、ベー
ス電極Ｂ、コレクタ電極Ｃをそれぞれ形成する（８）、
なお、ｎ重層１１．．１１２とｒ１＋層１２を同時に拡
散したにもかかわらず、それぞれのベース領域濃度の違
いにより拡散深さが異なり、例えば前者が約１．７−の
とき後者が約１．４−となる。
このようにして得られた装置では、 Ｉ”Ｌ部のインバ
ータ川遊構造ｎｐｎバーティカルトランジスタは、コレ
クタ直下の活性ベース領域を低濃度層としたことにより
、ベース幅が１〜２ｇｇあっても電流増幅率は十分大き
く取れ、かっこの活性ベース領域の低濃度層をｎ＋Ｍ２
１に接するように深くしたことおよび活性ベース領域を
取りまくように比較的高濃度の外部ベース領域を設けた
ことにより高速動作が可能となり、また、１個のＩ”Ｌ
ゲートで多くのファンアウトをとることが可能となる。
ータ川遊構造ｎｐｎバーティカルトランジスタは、コレ
クタ直下の活性ベース領域を低濃度層としたことにより
、ベース幅が１〜２ｇｇあっても電流増幅率は十分大き
く取れ、かっこの活性ベース領域の低濃度層をｎ＋Ｍ２
１に接するように深くしたことおよび活性ベース領域を
取りまくように比較的高濃度の外部ベース領域を設けた
ことにより高速動作が可能となり、また、１個のＩ”Ｌ
ゲートで多くのファンアウトをとることが可能となる。
また、バイポーラトランジスタ部をみると、このｎｐｎ
バーティカルトランジスタのベース領域はｎ重層２８ま
で１〜１．５μｍのｎ層３を残しているため、コレクタ
・エミッタ間の高耐圧が確保される。更に、Ｉ”Ｌ部と
バイポーラトランジスタ部のベース濃度の違いにより、
Ｉ”Ｌ部のコレクタ領域拡散よりバイポーラトランジ
スタ部のエミッタ領域拡散の方が浅くなることは、バイ
ポーラトランジスタ部のベース領域拡散をより浅くでき
ることを意味しており、パイボーラシランジスタの耐圧
を一層高くする上で有利である。
バーティカルトランジスタのベース領域はｎ重層２８ま
で１〜１．５μｍのｎ層３を残しているため、コレクタ
・エミッタ間の高耐圧が確保される。更に、Ｉ”Ｌ部と
バイポーラトランジスタ部のベース濃度の違いにより、
Ｉ”Ｌ部のコレクタ領域拡散よりバイポーラトランジ
スタ部のエミッタ領域拡散の方が浅くなることは、バイ
ポーラトランジスタ部のベース領域拡散をより浅くでき
ることを意味しており、パイボーラシランジスタの耐圧
を一層高くする上で有利である。
第２図はこの発明の別の実施例を第１図（ａ）に対応さ
せて示したものである。第１図（ａ）と相対応する部分
には同一符号を付して詳細な説明を省く。
せて示したものである。第１図（ａ）と相対応する部分
には同一符号を付して詳細な説明を省く。
この実施例はＩ”Ｌ部の低濃度ベース領域であるｐ″″
層７′をコレクタ直下のみでなく、ベース領域全体に拡
散形成し、その拡散端はｎ重層２１に接するようにする
と共に、 ｐ一層７′の上から再度比較適高濃度でコレ
クタ領域をとり囲む２層９をバイポーラトランジスタ部
のベース領域となるＰＭｌｏと同時に ｐ一層７′より
浅く拡散形成したものである。この実施例では、先の実
施例と比較して、 Ｉ”Ｌ部の高濃度ベース領域である
２層９の下にｎ Ｎ３を残すことがなくなるため、 Ｉ
”Ｌ部のエミッタ領域でのキャリア蓄積が減少し、Ｉ”
Ｌをより高速で動作させることができる。
層７′をコレクタ直下のみでなく、ベース領域全体に拡
散形成し、その拡散端はｎ重層２１に接するようにする
と共に、 ｐ一層７′の上から再度比較適高濃度でコレ
クタ領域をとり囲む２層９をバイポーラトランジスタ部
のベース領域となるＰＭｌｏと同時に ｐ一層７′より
浅く拡散形成したものである。この実施例では、先の実
施例と比較して、 Ｉ”Ｌ部の高濃度ベース領域である
２層９の下にｎ Ｎ３を残すことがなくなるため、 Ｉ
”Ｌ部のエミッタ領域でのキャリア蓄積が減少し、Ｉ”
Ｌをより高速で動作させることができる。
以上詳細に説明したように、この発明によれば、高速動
作が可能で十分なファンアウトをとれる論理素子Ｉ”Ｌ
と高耐圧を要するバイポーラトランジスタとをそれぞ
れの特性を損うことなく集積した各種論理回路構成に有
用な半導体装置の製造方法を提供することができる。
作が可能で十分なファンアウトをとれる論理素子Ｉ”Ｌ
と高耐圧を要するバイポーラトランジスタとをそれぞ
れの特性を損うことなく集積した各種論理回路構成に有
用な半導体装置の製造方法を提供することができる。
第１図（ａ）〜（θ）はこの発明の一実施例の製造工程
を示す図、第２図は別の実施例を第１図（６）に対応さ
せて示す図である。 １−ｐ−−８ｉ基板 ２１１２＝”’ｎ十重層・・・
ｎ層 ４・・・ｐ重層（素子分離用）５・・・
ｎ重層（接地用） ６・・・ｎ重層（コレクタ取出し用） ７１．７□、７′・・・ｐ一層（低濃度ベース領域）８
・・・ｐ層（インジェクタのエミッタ領域）９・・・ｐ
層（高濃度ベース領域） ｌＯ・・・ｐ層（高濃度ベース領域） １１工、１１２・・・ｎ重層（コレクタ領域）１２・・
・ｎ重層（エミッタ領域） 代理人 弁理士 則 近 憲 佑 同 竹花喜久男 （αλ ！ （７）λ （Ｃ） 第１図
を示す図、第２図は別の実施例を第１図（６）に対応さ
せて示す図である。 １−ｐ−−８ｉ基板 ２１１２＝”’ｎ十重層・・・
ｎ層 ４・・・ｐ重層（素子分離用）５・・・
ｎ重層（接地用） ６・・・ｎ重層（コレクタ取出し用） ７１．７□、７′・・・ｐ一層（低濃度ベース領域）８
・・・ｐ層（インジェクタのエミッタ領域）９・・・ｐ
層（高濃度ベース領域） ｌＯ・・・ｐ層（高濃度ベース領域） １１工、１１２・・・ｎ重層（コレクタ領域）１２・・
・ｎ重層（エミッタ領域） 代理人 弁理士 則 近 憲 佑 同 竹花喜久男 （αλ ！ （７）λ （Ｃ） 第１図
Claims (1)
- 信号出力端領域となるコレクタ領域を半導体基板表面に
設ける逆構造の第１のバーティカルトランジスタと、コ
レクタおよびベース領域をそれぞれ前記第１のバーティ
カルトランジスタのベースおよびエミッタ領域と共有す
る第１のバーティカルトランジスタと相補型のトランジ
スタとからなる論理素子を、エミッタ領域を半導体基板
表面に設ける第２のバーティカルトランジスタと共に同
一半導体基板に集積してなる半導体装置を製造するに際
し、前記第１のバーティカルトランジスタのベース領域
の内少なくともコレクタ領域直下を低濃度層として深く
形成し、コレクタ領域を取り囲む部分および前記第２の
バーティカルトランジスタのベース領域を比較的高濃度
層として浅く形成し、前記第１のバーテイカルトランジ
スタのコレクタ領域と前記第２のバーテイカルトランジ
スタのエミッタ領域を同時に形成したことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002214A JPS61263150A (ja) | 1986-01-10 | 1986-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002214A JPS61263150A (ja) | 1986-01-10 | 1986-01-10 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3669777A Division JPS53121587A (en) | 1977-03-31 | 1977-03-31 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263150A true JPS61263150A (ja) | 1986-11-21 |
| JPH0431189B2 JPH0431189B2 (ja) | 1992-05-25 |
Family
ID=11523100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61002214A Granted JPS61263150A (ja) | 1986-01-10 | 1986-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278866A (ja) * | 1989-04-20 | 1990-11-15 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160177A (en) * | 1974-09-03 | 1976-05-25 | Western Electric Co | Handotaisochi oyobi sonoseizohoho |
| JPS52104083A (en) * | 1976-02-27 | 1977-09-01 | Toshiba Corp | Semiconductor unit |
| JPS52151575A (en) * | 1976-04-12 | 1977-12-16 | Texas Instruments Inc | Semiconductor i2l circuit and method of producing same |
-
1986
- 1986-01-10 JP JP61002214A patent/JPS61263150A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160177A (en) * | 1974-09-03 | 1976-05-25 | Western Electric Co | Handotaisochi oyobi sonoseizohoho |
| JPS52104083A (en) * | 1976-02-27 | 1977-09-01 | Toshiba Corp | Semiconductor unit |
| JPS52151575A (en) * | 1976-04-12 | 1977-12-16 | Texas Instruments Inc | Semiconductor i2l circuit and method of producing same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278866A (ja) * | 1989-04-20 | 1990-11-15 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0431189B2 (ja) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| KR0182270B1 (ko) | 광 반도체 장치 | |
| US4947230A (en) | Base-coupled transistor logic | |
| US4071774A (en) | Integrated injection logic with both fan in and fan out Schottky diodes, serially connected between stages | |
| JPS61263150A (ja) | 半導体装置の製造方法 | |
| US4459606A (en) | Integrated injection logic semiconductor devices | |
| US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
| JPS6081864A (ja) | ラテラル型トランジスタ | |
| JPH07130898A (ja) | 半導体装置およびその製造方法 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPH0425711B2 (ja) | ||
| JP2752655B2 (ja) | バイポーラ集積回路装置 | |
| JPS61263149A (ja) | 半導体装置の製造方法 | |
| JPS61263148A (ja) | 半導体装置 | |
| JPS61207066A (ja) | バイポ−ラトランジスタ | |
| KR930004299B1 (ko) | I²l소자 및 그 제조방법 | |
| JPS584824B2 (ja) | ハンドウタイソウチ | |
| JPS6156624B2 (ja) | ||
| JPH061814B2 (ja) | 半導体装置 | |
| JPS6152575B2 (ja) | ||
| JPS62104069A (ja) | 半導体集積回路の製造方法 | |
| JPH0654798B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS59139666A (ja) | 半導体装置 | |
| JPS5891672A (ja) | 半導体装置 | |
| JPS59161068A (ja) | バイポ−ラ型半導体装置の製造方法 |