DE2716123C2 - Integrierte Injektions-Halbleiterschaltung - Google Patents

Integrierte Injektions-Halbleiterschaltung

Info

Publication number
DE2716123C2
DE2716123C2 DE2716123A DE2716123A DE2716123C2 DE 2716123 C2 DE2716123 C2 DE 2716123C2 DE 2716123 A DE2716123 A DE 2716123A DE 2716123 A DE2716123 A DE 2716123A DE 2716123 C2 DE2716123 C2 DE 2716123C2
Authority
DE
Germany
Prior art keywords
zone
zones
base
collector
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2716123A
Other languages
English (en)
Other versions
DE2716123A1 (de
Inventor
James Glenn Aiken
Benjamin Johnston Richardson Tex. Sloan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2716123A1 publication Critical patent/DE2716123A1/de
Application granted granted Critical
Publication of DE2716123C2 publication Critical patent/DE2716123C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung bezieht sich auf eine integrierte Injektions-Halbleiterschaltung gemäß dem Oberbegriff des Patentanspruchs 1.
Logikschaltungen mit integrierter Injektion (PL-Schaltungen) sind als Schaltungen definiert, bei denen ein lateraler PNP-Transistor mit einem invers betriebenen vertikalen Mehrkollektor-NPN-Transistor kombiniert ist, damit eine hohe Packungsdichte und ein sehr niedriges Geschwindigkeits-Leistungs-Produkt erreicht werden. Solche Schaltungen wurden bis vor kurzem als wenig attraktiv für den kommerziellen Einsatz angesehen, da sie eine niedrige inverse NPN-Stromverstärkung, eine niedrige Kollektor-Basis-Durchbruchspannung und eine hohe Koliektor-Basis-Kapazität aufwiesen.
Die niedrige inverse Stromverstärkung war auf ein sehr ungünstiges Verhältnis von Kollektorfläche zu Emitterfläche, einen niedrigen Emitterwirkungsgrad sowie auf ein Driftfeld in der Basis zurückzuführen, das die Drift- und Diffusionskomponenten des Elektronenstroms veranlaßte, in entgegengesetzten Richtungen zu wandern. Die hohe Kollektor-Basis-Kapazität und die niedrige Durchbruchspannung wurden durch die Anbringung des Kollektors im stark dotierten Oberflächenbereich eines diffundierten Basisprofils verursacht. Viele dieser Nachteile wurden in jüngerer Zeit durch die Entwicklung einer durch Ionenimplantation erzeugten Basiszone überwunden, bei der die Richtung des Konzentrationsgradienten einer diffundierten Basis umgekehrt wurde; ferner wurden einige dieser Nachteile durch Anwendung einer stark dotierten störstellenleitenden Basiszone überwunden, die einen ohmschen Kontakt zu den aktiven Basiszonen ergibt und die Fläche der aktiven Emitter-Basiszonen begrenzt, wodurch das effektive oder »aktive« Kollektor-Emitter-Flächenverhältnis des Bauelements vergrößert wird.
Aus IEEE Journal of Solid-State Circuits, Bd. SC-IO, bo Nr. 5, Okt. 1975, S. 343-348, ist eine integrierte Injektions-Halbleiterschaltung bekannt, die die Merkmale des Oberbegriffs des Patentanspruchs 1 aufweist. Es fehlt ihr jedoch eine Isolierung zwischen den aktiven Zonen, was zu relativ hohen parasitären Kapazitäten b5 zwischen dem Substrat und der Basis führt und außerdem nur niedrige Schaltgeschwindigkeiten ergibt.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Injektions-Halbleiterschaltung der geschilderten Art so auszugestalten, daß sie relativ hohe Stromverstärkungen und hohe Schaltgeschwindigkeiten ermöglichen.
Diese Aufgabe wird mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst. Eine Ausführungsart der Erfindung ist im Patentanspruch 2 gekennzeichnet
Es wird somit eine integrierte Injektions-Halbleiterschaltung geschaffen, die eine dielektrische Zone zwischen zwei oder mehr Kollektor-Basis-Zonen aufweist die diese voneinander isoliert und die ferner Vorrichtungen enthält, die die Bildung eines Inversionskanals längs der Grenze der aktiven Basiszonen neben ύίη Isolationswänden verhindern.
Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigt
F i g. 1 eine vergrößerte perspektivische Teilschnittansicht einer Halbleitervorrichtung nach der Erfindung,
Fig. 2 eine vergrößerte Draufsicht auf die in Fig. 1 dargestellte Vorrichtung und
F i g. 3 bis 7 vergrößerte Schnittansichten einer HaIbleiterstrukfjr zur Veranschaulichung der Folge von Verfahrensschritten, die bei der Herstellung der Kanalverhinderungsschichten der Halbleitervorrichtung nach den F i g. 1 und 2 angewendet werden.
Die in Fig. 1 dargestellte bevorzugte Ausführungsform der zu beschreibenden Halbleiterschaltung besteht aus einem (N + )-Substrat 11 mit einem spezifischen Widerstand von 0,005 bis 0,05 Ohm ■ cm, das als der Emitter eines vertikalen invers betriebenen Mehrkollektor-NPN-Transistors wirkt, sowie aus einer epitaktischen N-Schicht 12 mit einer Dicke von 1 μίτι und einem spezifischen Widerstand von 0,3 bis 2,0 Ohm · cm, in der die übrigen aktiven Zonen gebildet sind und in der ein Schutzring 13 aus Oxidmaterial angebracht ist. Der Umfang der aktiven Basiszonen 14 des invers betriebenen NPN-Transistors wird zum Teil von einer (P + )-Zone 15 gebildet, die den inaktiven, störstoffleitenden Abschnitt der Basis darstellt. Diese Schicht hat einen Flächenwidersland von 25 bis 30 Ohm pro Quadrat, was den Basisserienwiderstand beträchtlich reduziert; sie ergibt eine starke Dotierung an der Oberfläche zur Erzielung eines guten ohmschen Kontakts. Die aktiven Basiszonen werden mit einer Borimplantation mit hohem Energiewert und einer niedrigen Dosis von etwa 1012 Ionen/cm3 erzeugt; bevorzugt werden dabei Strahlenergiewerte von 400 bis 600 keV angewendet.
Die stark dotierte störstoffleitende (P-H)-Basis hat zwei wichtige Funktionen:
1. sie begrenzt die auf Grund des Basisstroms auftretende Spannungsdifferenz zwischen verschiedenen Teilen der Basis, und sie sorgt für eine nahezu gleichmäßige Emitter-Basis-Durchlaßvorspannung in einem implantierten Mehrfachkollektor-Gate-Anschluß;
2. die Stromdichte aus dem Emitter in die (P + )-Zone ist viel kleiner als die Stromdichte in eine (P-^Zone bei der gleichen Emitter-Basis-Durchlaßspannung.
Die Fläche jeder aktiven Emitter-Basis-Zone wird zum Teil durch die (P + )-Zone 15 zusammen mit dem aus Oxidmaterial bestehenden Schutzring definiert. Diese Kombination begrenzt somit den Bereich der merklichen .Strominjektion auf die unmittelbar unter jedem
Kollektor liegende Zone, und sie erniedrigt das Verhältnis zwischen der effektiven Emitterfläche und der effektiven Kollektorfläche bis zum Fünfzigfachen im Vergleich zu einer herkömmlichen 12L-Schaltung, da im brauchbaren Bauelement die störstoffleitende Basiszo-ηε bis zu fünfzigmal größer als die aktive oder eigenleitende Basiszone sein kann.
Die (P + )-Kanalverhinderungszonen 18 (im Anspruch 1 als stark dotierte Halbleiterschicht bezeichnet) bilden ein wesentliches Merkmal der beschriebenen Halbleiterschaltung, da sie einen auf die NPN-Kollektor-Emitter-Oberflächeninversion zurückzuführenden Leckstrom längs der Seitenwände der Oxidisolation verhindern. Es ist zu erkennen, daß sich die (P +)-Kanalverhinderungszonen nicht unter die Oxidisolation erstrecken dürfen, da dies einen direkten Stromweg zwischen den isolierten Basiszonen erzeugen würde.
Die Kcllektorzonen 16 entsprechen im wesentlichen der ursprünglichen epitaktischen Schicht IZ Die (N+)-Zonen 17 sind Kontaktverbesserungszonen mit einem Flächen widerstand von 50 bis 100 Ohm pro Quadrat zur Erleichterung der Bildung ohmscher Kontakte mit den Kollektorzonen.
In einer anderen Ausführungsform werden die aktiven Basiszonen durch eine Borimplantation mit niedriger Dosierung bei Energiewerten unter 400 keV erzeugt, wobei sich in diesem Fall die Basiszonen bis zur Oberfläche der epitaktischen Schicht 12 erstrecken kön nen. Die Koilektorzonen wurden dann im wesentlichen aus den (N + )-Zonen 17 bestehen. Eine solche Ausführungsform ist etwas weniger wirksam, doch ist sie doi ί eine besonders nützliche Alternative, wo Strahlenenergiewerte von 400 keV nicht zur Verfugung stehen.
Die laterale PNP-Transistorwirkung wird mit Hilfe eines Injektors 20 und einer davon mittels eines Bereichs 21 der epitaktischen Schicht 12 getrennten (P + )-Zone 15 erzielt. Der Injektor 20 und die Zone 15 liegen so dicht wie möglich, beispielsweise in einem Abstand von 5 bis 12,5 um (0,2 bis 0,5 mil) nebeneinander.
Die Umfangsbereiche des Oxidschutzrings 13 umgeben die gesamte Einheitszelle und isolierten sie von benachbarten Zellen; vorzugsweise erstreckt sich der Schutzring 13 durch die gesamte Dicke der epitaktischen Schicht 12. Für die meisten Fälle ist es jedoch nicht wesentlich, daß der Schutzring so tief ist, wie er bei diesem Ausführungsbeispiel dargestellt ist.
Nach F i g. 3 beginnt die Herstellung der beschriebenen Halbleiterschaltung mit dem epitaktischen Aufwachsen der Schicht 12 mit einem spezifischen Widerstand von 0,3 bis 2,0 Ohm · cm. die von etwa 1 bis 2 μιη so auf dem Substrat 11, das zur Erreichung eines spezifischen Widerstandes von 0,005 bis 0,05 Ohm ■ cm, vorzugsweise 0,01 Ohm · cm mit Antimon oder Arsen dotiert ist. Auf der Schicht 12 wird dann eine diffusions-, ätz- und oxidationsbeständige selektive Maskierungsschicht gebildet, die aus einer Siliziumoxidschicht 31 und einer Siliziumnitridschicht 32 zusammengesetzt und mit einem solchen Muster versehen ist, daß eine öffnung 33 entsteht, die den Bereich der Schicht 12 freilegt, an dem Oxidisolationszonen gewünscht werden.
Nach F i g. 4 wird die Scheibe dann in ausgewählter Weise einer Bordiffusion unterzogen, damit eine (P + )-Zone 34 mit einem Fiächenwiderstand von etwa 100 Ohm pro Quadrat entsteht. Diese Diffusion wird im Bereich zwischen dem Injektor 20 und der (P + )-Zone 15 in der Oberflächenöffnung ausgeschlossen, damit ein PNP-Kollektor-Emitter-Kurzschluß verhindert wird. Anschließend wird die Scheibe nach F i g. 5 einem selektiven Ätzschritt unterzogen, mit dessen Hilfe der angegebene Abschnitt 35 der Schicht 12 durch die zuvor gebildete Maskenöffnung entfernt wird. Dabei ist ein ohne Hinterschneidung verlaufendes Ätzen erforderlich, beispielsweise ein kristaUographisch.es richtungsabhängiges Ätzen oder ein Plasmaätzen, damit eine Ätztiefe erreicht wird, die über der Tiefe der Zone 34 hinausgeht, ohne daß die am Umfang liegenden, seitlich diffundierten Zonen 34 nach F i g. 5 entfernt werden.
Die Struktur von F i g. 5 wird dann nach F i g. 6 selektiv oxidiert, damit die Bildung der Oxidisolationszone 13 mit den sich längs den Seitenwänden erstreckenden Kanalverhinderungsschichten 18 fertiggestellt wird. Durch Koordinieren der Tiefe der (P + )-Diffusionszone 34 und der Ätztiefe der Vertiefung 35 ist der Oxidationsschritt dann beendet, wenn die Oberfläche der Isolationszone 13 im wesentlichen in einer Ebene mit der ursprünglichen Oberfläche der epitaktischen Schicht 12 liegt. Beispielsweise ermöglichen eine Diffusionstiefe von 0,4 μιη und eine Ätztiefe von 0,6 μπι mit einer anschließenden Oxidation mit einer Tiefe von 1,1 μιη die Erzielung der gleichen Ebenen, da das Oxid im Vergleich zum ursprünglichen Silizium eine niedrigere Dichte hat.
Wie F i g. 7 zeigt, wird die Struktur dann durch die Diffusion der(P + )-Zone 15, die nachfolgende Implantation der (P-)-Zonen 14a und 14t sowie die Bildung der Kontaktverbefserungszonen 17a und 17i> fertiggestellt. Es ist zu erkennen, daß in F i g. 7 alle in der Anordnung von F i g. 1 dargestellten Zonen enthalten sind, mit Ausnahme der Umfangsabschnitte des Oxidschutzrings 13, die keine Seitenwand-Kanalverhinderungszonen erfordern. Das bedeutet, daß die am Umfang liegende Oxidisolationszone 13 mit Hilfe des Ätzschriits von Fig.5 und des Oxidationsschritts von F i g. 6 jedoch ohne den Diffusionsschritt von F i g. 4 hergestellt wird.
Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Integrierte Injektions-Halbleiterschaltung mit einem invers betriebenen Mehrkollektor-Transistor, dessen Basiszone mehrere schwach dotierte aktive Bereiche, die unterhalb der Kollektorzonen des Mehrkollektor-Transistors angeordnet sind, und einen stark dotierten Bereich, der zum Teil den Umfang der aktiven Bereiche bildet, aufweist, ge- ίο kennzeichnet durch eine dielektrische Zone (13) zwischen je zwei aktiven Bereichen, die diese voneinander isoliert und eine stark dotierte Halbleiterschicht (18), die zum Verhindern der Bildung eines Inversionskanals an den Seitenwänden der dielektrisehen Zone (13) angeordnet ist
2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die dielekt.ische Zone (13) aus Siliziumoxid besteht.
20
DE2716123A 1976-04-12 1977-04-12 Integrierte Injektions-Halbleiterschaltung Expired DE2716123C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US67602376A 1976-04-12 1976-04-12

Publications (2)

Publication Number Publication Date
DE2716123A1 DE2716123A1 (de) 1977-10-20
DE2716123C2 true DE2716123C2 (de) 1986-02-06

Family

ID=24712903

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2716123A Expired DE2716123C2 (de) 1976-04-12 1977-04-12 Integrierte Injektions-Halbleiterschaltung

Country Status (3)

Country Link
US (1) US4137109A (de)
JP (1) JPS52151575A (de)
DE (1) DE2716123C2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268847A (en) * 1977-09-16 1981-05-19 Nippon Electric Co., Ltd. Semiconductor device having an insulated gate type field effect transistor and method for producing the same
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
DE2816949C3 (de) * 1978-04-19 1981-07-16 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung und deren Verwendung zum Aufbau einer Speicheranordnung
JPS55153342A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Semiconductor device and its manufacture
EP0051488B1 (de) * 1980-11-06 1985-01-30 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelements
US4390802A (en) * 1980-12-22 1983-06-28 Motorola, Inc. Low-voltage, high-noise immunity I2 L interface
US4373965A (en) * 1980-12-22 1983-02-15 Ncr Corporation Suppression of parasitic sidewall transistors in locos structures
DE3361832D1 (en) * 1982-04-19 1986-02-27 Matsushita Electric Ind Co Ltd Semiconductor ic and method of making the same
US4546539A (en) * 1982-12-08 1985-10-15 Harris Corporation I2 L Structure and fabrication process compatible with high voltage bipolar transistors
SE433787B (sv) * 1983-07-15 1984-06-12 Ericsson Telefon Ab L M Multipel transistor med gemensam emitter och sparata kollektorer
US4547793A (en) * 1983-12-27 1985-10-15 International Business Machines Corporation Trench-defined semiconductor structure
US4556585A (en) * 1985-01-28 1985-12-03 International Business Machines Corporation Vertically isolated complementary transistors
US4721682A (en) * 1985-09-25 1988-01-26 Monolithic Memories, Inc. Isolation and substrate connection for a bipolar integrated circuit
US4824797A (en) * 1985-10-31 1989-04-25 International Business Machines Corporation Self-aligned channel stop
JPS61263150A (ja) * 1986-01-10 1986-11-21 Toshiba Corp 半導体装置の製造方法
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements
US5206182A (en) * 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
US5248894A (en) * 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
US5539233A (en) * 1993-07-22 1996-07-23 Texas Instruments Incorporated Controlled low collector breakdown voltage vertical transistor for ESD protection circuits
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
KR100253372B1 (ko) * 1997-12-08 2000-04-15 김영환 반도체 소자 및 그 제조방법
DE102012018611B3 (de) * 2012-09-20 2013-10-24 Infineon Technologies Ag Chiprandversiegelung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3503124A (en) * 1967-02-08 1970-03-31 Frank M Wanlass Method of making a semiconductor device
US3550260A (en) * 1968-12-26 1970-12-29 Motorola Inc Method for making a hot carrier pn-diode
NL6906939A (de) * 1969-05-06 1970-11-10
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
NL170901C (nl) * 1971-04-03 1983-01-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
DE2212168C2 (de) * 1972-03-14 1982-10-21 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung
JPS48101089A (de) * 1972-03-31 1973-12-20
JPS4937585A (de) * 1972-08-09 1974-04-08
JPS5228550B2 (de) * 1972-10-04 1977-07-27
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
US3909807A (en) * 1974-09-03 1975-09-30 Bell Telephone Labor Inc Integrated circuit memory cell
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring
US3982266A (en) * 1974-12-09 1976-09-21 Texas Instruments Incorporated Integrated injection logic having high inverse current gain
CA1056513A (en) * 1975-06-19 1979-06-12 Benjamin J. Sloan (Jr.) Integrated logic circuit and method of fabrication

Also Published As

Publication number Publication date
JPS6228577B2 (de) 1987-06-22
US4137109A (en) 1979-01-30
JPS52151575A (en) 1977-12-16
DE2716123A1 (de) 1977-10-20

Similar Documents

Publication Publication Date Title
DE2716123C2 (de) Integrierte Injektions-Halbleiterschaltung
DE68919636T2 (de) Ununterbrochene Matrix, deren Plattengrösse programmierbar ist.
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2605641C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE2627203A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3022122C2 (de)
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE60037562T2 (de) Statische Induktion Halbleiteranordnung und Verfahren zur Herstellung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1589915B2 (de) Hochspannungsgleichrichter
DE2607194C2 (de) Halbleiteranordnung
DE3005367C2 (de)
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE60127777T2 (de) Widerstand mit Feldplatte und mit darüber angeordnetem und erweiterten Leitweglenkungsgebiet

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT.

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2760291

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2760291

D2 Grant after examination
8364 No opposition during term of opposition