KR100253372B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100253372B1
KR100253372B1 KR1019970066665A KR19970066665A KR100253372B1 KR 100253372 B1 KR100253372 B1 KR 100253372B1 KR 1019970066665 A KR1019970066665 A KR 1019970066665A KR 19970066665 A KR19970066665 A KR 19970066665A KR 100253372 B1 KR100253372 B1 KR 100253372B1
Authority
KR
South Korea
Prior art keywords
well
semiconductor substrate
forming
wells
guard ring
Prior art date
Application number
KR1019970066665A
Other languages
English (en)
Other versions
KR19990048057A (ko
Inventor
이창수
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970066665A priority Critical patent/KR100253372B1/ko
Priority to US09/056,618 priority patent/US6150701A/en
Priority to JP34744198A priority patent/JP3973784B2/ja
Publication of KR19990048057A publication Critical patent/KR19990048057A/ko
Application granted granted Critical
Publication of KR100253372B1 publication Critical patent/KR100253372B1/ko
Priority to US09/671,264 priority patent/US6475861B1/en
Priority to US10/252,410 priority patent/US6756270B2/en
Priority to US10/868,216 priority patent/US7095087B2/en
Priority to US11/396,525 priority patent/US7233046B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

본발명은 입력 패드 주변부의 회로에 있어서, 입력보호 트랜지스터 Q1와 상기 입력보호 트랜지스터 Q1 주변에 형성되어 있는 제1 n-웰(20) 사이에 가드링(40)을 형성함으로써, 상기 제1 n-웰(20)에 의해 발생하는 입력보호 트랜지스터 주변의 기생 바이폴라 트랜지스터의 베이스 전류의 상승을 억제하여, 반도체 소자의 오픈/쇼트 검사시 입력 패드 주변회로의 전류-전압 특성을 안정화시키도록 한 반도체 소자 및 그 제조방법에 관한 것이다. 상기 가드링(40)으로서, 상기 제1 n-웰(20)과 반도체 기판(10)의 계면에 산화막(40)을 형성하거나, 상기 입력보호 트랜지스터Q1과 제1 n-웰(2) 사이에 제2전원전압(Vcc)에 연결된 제3 n-웰을 형성한다.

Description

반도체 소자 및 그 제조방법
본 발명은, 입력 보호 트랜지스터와, 상기 입력보호 트랜지스터 근방의 반도체 소자의 주변회로부를 제작하기 위해 형성한 n-웰 사이에 가드링을 형성하여, 입력 패드의 전류-전압 동작 특성을 안정되도록 한 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 소자 중, 디램은 주로 하나의 선택 트랜지스터와 하나의 커패시터를 기본셀로 하는 메모리 소자로서, 상기 선택 트랜지스터의 게이트는 워드라인에 연결되고, 드레인은 비트라인에 연결되며, 소스는 커패시터의 일측 전극 즉 접지된 전극에 연결되어 있다. 상기한 바와 같이 구성되는 디램은 커패시터에 축적된 전하의 유무에 의해 정보의 기억이 이루어지며, 1970년대 개발되어 고집적화에 대한 연구가 활발히 이루어 지고 있다.
제1도는 종래의 디램의 입력 패드 주변회로부의 디램 소자의 단면도이다. 상기 도면에서 알 수 있듯이, 일반적으로 디램의 입력 패드 주변회로부는, p형 반도체 기판(10) 표면에 복수의 소자격리영역(a,b,c)이 형성되어 있고, 상기 소자격리영역(a)를 사이에 두고 그 우측 반도체 기판(10)내에 제1 n-웰(20) 및 제2 n-웰(30)이 형성되어 있고, 상기 제1n-웰(20)과 제2n-웰(30)은 소자격리영역(b)에 의해 격리되어 있다. 상기 제1n-웰(20)내에는 제1 전원전압(Vdd)에 접속되어 있는 n+ 확산층(21)이 형성되어 있다. 또한 상기 제2n-웰(30)에는 Vdd에 접속된 p+ 확산층(31)과 제2 전원전압(Vcc)에 접속된 p+확산층(32)이 각각 형성되어 있다. 상기 제2 n-웰(30)에는 상기 p+확산층(31, 32)을 소스 및 드레인으로 하고, 게이트전극(G2)을 갖는 p-채널 트랜지스터 Q2가 형성되어 있다. 상기 Vdd는 외부에서 인가된 전원전압인 Vcc로부터 발생된 내부전원전압이며 통상 Vcc보다 낮은 전압을 갖는다. 또한, 상기 제1 n-웰(2)의 좌측에 소자격리영역(a)를 사이에 두고 수평방향으로 이격하여 입력 보호 트랜지스터Q1이 형성되어 있다. 상기 입력보호 트랜지스터 Q1은 n-채널 트랜지스터이다. 상기 n-채널 트랜지스터 Q1은 반도체 기판(10) 상부에 형성된 게이트전극(G1)과 상기 게이트전극(G1)의 좌우측 반도체 기판내에 형성된 n+확산층(11, 12)을 각각 소스 및 드레인으로 하여 형성되어 있다. 상기 입력보호트랜지스터Q1의 게이트전극 및 n+확산층(12)은 제3 전원전압 즉 그라운드전압(Vss)에 접속되어 있고, 상기 n+확산층(11)에는 입력패드(미도시)로부터의 입력전압(이하 Vin이라 한다)이 접속되어 있다. 상기 입력보호트랜지스터Q1의 좌측에 소자격리영역(c)를 사이에 두고 수평방향으로 이격하여 제3전원전압에 접속되어 있는 n+확산층(13)이 형성되어 있으며, 상기 입력보호트랜지스터Q1의 입력전압(Vin)에 접속된 n+확산층(11)과 상기 제3전원전압(Vss)에 접속되어 있는 n+확산층(13)에 의해 수평방향의 npn 기생 바이폴라 트랜지스터 Q3 가 형성된다.
상기 p-채널 트랜지스터Q2의 게이트전극(G2)에 접속된 VGD는 p채널 트랜지스터Q2의 게이트에 인가되는 전압을 나타내며 0V가 인가된다. VBB는 백 바이어스 전압을 나타낸다.
도1과 같이 구성되어 있는 입력 패드 주변회로에서, 입력전압(Vin)이 입력 보호 트랜지스터Q1의 문턱전압(Vth)보다 작을 경우, 입력 보호 트랜지스터Q1이 턴-온(turn-on)되어 입력 보호 트랜지스터Q1의 입력 전원전압단( Vin)에 전류가 흐르게 된다.
이 상태에서 온도가 증가하게 되면, 제1 n-웰(20)과 p형 반도체 기판(10) 간의 공핍영역(depletion region)에서 전자와 정공의 쌍(pair)이 발생하여 정공(hole; h+)은 p형 반도체 기판(10) 쪽으로, 전자(electron; e-)는 제1 n-웰(20)쪽으로 각각 흘러들어간다.
이때, 상기 제1 n-웰(20)은 플로팅(floating) 상태이므로 유입된 전자(e-)에 의해 전압이 낮아져, 제1 n-웰(20)과 p형 반도체 기판(10)간에는 순방향 전압이 걸리게 되고, 따라서, p형 반도체 기판(10)쪽으로 전자가 주사(injection)되는 현상이 발생된다.
이와 같이 p형 반도체 기판(10)으로 전자가 주사되면, 주사된 전자는 기생 바이폴라 트랜지스터Q3의 베이스(base) 전류가 되어, 트랜지스터의 이득(gain) 만큼 증폭된 전류가 Vin이 인가되는 n+영역(11)과 Vss에 연결된 N+영역(13)사이에 흐르게 된다.
그 결과, 상기 제1 n-웰(20) 및 제2 n-웰(30)을 Vdd로 바이어싱하여 오픈/쇼트 검사를 실시할 때 입력 패드 주변회로의 안정된 전류-전압 특성을 실현할 수 없게 된다.
즉, 종래 디램 소자의 입력 패드 주변회로는 첫째, 입력 보호 트랜지스터Q1이 고온에서 발생하는 열 전자(thermal carrier)에 의해 동작되기 때문에 디램 소자의 동작 불량이 야기될 가능성이 높고, 둘째, 입력 패드 주변회로의 n-웰 영역(20,30)을 내부 제1 전원전압인 Vdd로 바이어싱하여 오픈/쇼트 검사시, n-웰(20,30)이 플로팅 상태이므로 소자의 불량이 발생될 가능성이 높다는 단점을 갖는다.
따라서 본 발명은, 상기와 같은 단점을 해결하기 위해 창안된 것으로, 입력 보호 트랜지스터Q1과 그 주변의 제1 n-웰(20) 사이에 가드링을 형성하여, 오픈/쇼트 검사시 입력 패드 주변회로의 안정된 전류-전압 특성을 구현할 수 있도록 한 반도체 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자는, 소자 격리영역을 사이에 두고 반도체 기판의 일측 상부는 입력 보호 트랜직스터가 형성되고, 반도체 기판의 다른 측 내부에는 제1 도전형 불순물 영역을 갖는 제1 n-웰과 제2 도전형 불순물 영역들을 갖는 제2 n-웰이 소정 간격을 두고 형성되어 있고, 입력 보호 트랜지스터와 제1 n-웰 사이의 반도체 기판내에 가드링이 형성되어 있는 것을 특징으로 한다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자 제조방법은, 반도체 기판에 복수의 소자격리영역을 형성하는 공정과; 상기 소자격리영역을 마스크로하여 상기 반도체 기판의 소정영역에 제1 및 제2 n-웰을 형성하는 공정과; 웰이 형성되어 있지 않은 반도체 기판의 상면에 제1 게이트전극을 그리고 상기 제2 n-웰 상부에 제2 게이트전극을 형성하는 공정과; 상기 제1 게이트전극의 좌우 양측의 반도체 기판내부와, 제1 n-웰 내부에 제1 도전형 불순물 영역을 형성하는 공정과; 상기 제2 게이트전극의 좌우 양측의 제2 n-웰 내부에 제2 도전형 불순물 영역을 형성하는 공정과; 상기 제1 n-웰과 반도체 기판의 경계면에 가드링을 형성하는 공정을 순차수행하는 반도체 소자의 제조방법을 제공한다.
상기 가드링을 형성하는 방법은 먼저, 상기 제1 n-웰과 반도체 기판 경계면 부근에 산소 이온을 주입하는 공정과; 반도체 기판을 열처리하여 상기 산소이온과 반도체 기판의 실리콘을 결합시켜 산화막을 형성하는 공정을 순차진행한다.
상기 가드링은 상기 제1 n-웰과 반도체 기판의 경계면 부근에 트렌치를 형성하고, 상기 트렌치에 산화막을 채움으로써 형성할 수도 있다.
또다른 가드링 형성방법은 상기 제1n-웰과 상기 입력 보호 트랜지스터 사이에 또다른 n-웰을 형성하고 상기 n-웰을 제2 전원전압에 접속시키는 방법으로서, 상기 제1 및 제2 n-웰 형성시에 동시에 제3n-웰을 형성하고, 상기 제1 n-웰에 제1도전형 불순물 주입시에 제3 n-웰의 표면에도 동시에 제1 도전형의 불순물을 주입한다.
제1도는 종래 디램의 입력 패드 주변회로부를 구성하는 반도체 소자의 단면도.
제2도는 본발명의 제1실시례에 따른 입력 패드 주변회로를 구성하고 있는 반도체 소자의 단면도.
제3도는 본발명의 제2실시례에 따른 입력 패드 주변회로를 구성하고 있는 반도체 소자의 단면도.
제4도는 본발명의 제3 실시례에 따른 입력 패드 주변회로를 구성하고 있는 반도체 소자의 단면도.
***** 도면의 주요부분에 대한 부호설명*****
10 : p형 반도체 기판
11, 12, 13 : 반도체 기판에 형성된 n+확산층
20 : 제1 n-웰
21 : n+확산층
30 : 제2 n-웰
31,32 : p+ 확산층
G1, G2 : 제1 및 제2 게이트전극
40 : 산화막 또는 가드링
50 : 트렌치
51 : 산화막
60 : 제3 n-웰
61 : n+확산층
Q1 : 입력보호 트랜지스터, n채널 트랜지스터
Q2 : p채널 트랜지스터
Q3 : 기생 바이폴라 트랜지스터
이하 첨부된 도면을 참조하여 본발명의 실시예에 대해 상세히 설명한다.
제2도는 본발명의 제1 실시례에 따른 입력 패드 주변회로부를 나타내는 디램 소자의 단면도 이다. 본 발명의 제1 실시례에 의한 디램 소자의 입력 패드 주변부의 구조는 상기 도면에서 알 수 있듯이, 제1 n-웰(20)과 반도체 기판(10)의 일측 경계면에 가드링(40)인 산화막이 형성된 것을 제외하고는 그 기본적인 구조는 종래와 동일하다.
즉, 제2도의 디램 소자의 주변회로부는, p형 반도체 기판(10) 표면에 복수의 소자격리영역(a,b,c)이 형성되어 있고, 상기 소자격리영역(a)를 사이에 두고 그 우측 반도체 기판(10)내에 제1 n-웰(20) 및 제2 n-웰(30)이 형성되어 있고, 상기 제1n-웰(20)과 제2n-웰(30)은 소자격리영역(b)에 의해 격리되어 있다. 상기 제1n-웰(20)내에는 제1 전원전압(Vdd)에 접속되어 있는 n+ 확산층(21)이 형성되어 있다. 또한 상기 제2n-웰(30)에는 Vdd에 접속된 p+ 확산층(31)과 제2 전원전압(Vcc)에 접속된 p+확산층(32)이 각각 형성되어 있다. 상기 제2 n-웰(30)에는 상기 p+확산층(31, 32)을 소스 및 드레인으로 하고, 게이트전극(G2)을 갖는 p-채널 트랜지스터 Q2가 형성되어 있다. 상기 Vdd는 외부에서 인가된 전원전압인 Vcc로부터 발생된 내부전원전압이며 통상 Vcc보다 낮은 전압을 갖는다. 상기 제1 n-웰(20)의 적어도 측면과 반도체 기판(10)의 경계면에 가드링(40)으로서 산화막(40)이 형성되어 있다. 또한, 상기 제1 n-웰(2)의 좌측에 소자격리영역(a)를 사이에 두고 수평방향으로 이격하여 입력 보호 트랜지스터Q1이 형성되어 있다. 상기 입력보호 트랜지스터 Q1은 n-채널 트랜지스터이다. 상기 n-채널 트랜지스터 Q1은 반도체 기판(10) 상부에 형성된 게이트전극(G1)과 상기 게이트전극(G1)의 좌우측 반도체 기판내에 형성된 n+확산층(11, 12)을 각각 소스 및 드레인으로 하여 형성되어 있다. 상기 입력보호트랜지스터Q1의 게이트전극(G1) 및 n+확산층(12)은 제3 전원전압 즉 그라운드전압(Vss)에 접속되어 있고, 상기 n+확산층(11)에는 입력패드(미도시)로부터의 입력전압(이하 Vin이라 한다)이 접속되어 있다. 상기 입력보호트랜지스터Q1의 좌측에 소자격리영역(c)를 사이에 두고 수평방향으로 이격하여 제3전원전압에 접속되어 있는 n+확산층(13)이 형성되어 있으며, 상기 입력보호트랜지스터Q1의 입력전압(Vin)에 접속된 n+확산층(11)과 상기 제3전원전압(Vss)에 접속되어 있는 n+확산층(13)에 의해 수평방향의 npn 기생 바이폴라 트랜지스터 Q3 가 형성된다.
상기 p-채널 트랜지스터Q2의 게이트전극(G2)에 접속된 VGD는 p채널 트랜지스터Q2의 게이트에 인가되는 전압을 나타내며 0V가 인가된다. VBB는 백 바이어스 전압을 나타낸다.
상기와 같은 본 발명의 제1실시례에 따른 반도체 소자의 제조방법은 다음과 같다.
먼저, p형 반도체 기판(10)에 복수의 소자격리영역(a,b,c)들을 형성한다.
다음으로, 제1 및 제2 n-웰(20, 30)을 형성하기 위한 영역 이외의 반도체 기판 상면에 제1 마스크 패턴을 형성하고, n형 불순물을 상기 반도체 기판내에 주입하여 제1 및 제2 n-웰(20, 30)을 형성한다.
이어서, 상기 제1 마스크 패턴을 제거한다.
다음으로, 소자격리영역(a)의 좌측 반도체 기판(10) 상부 및 제2 n-웰(30)의 상부에 제1 및 제2 게이트전극(G1, G2)을 각각 형성한다.
다음으로, 상기 제2 n-웰(30)의 상면에 제2 마스크 패턴을 형성하고, 상기 제1 게이트전극(G1)의 양측 반도체 기판(10) 내부 및 제1 n-웰(20)에 n+ 불순물을 주입하여 n+확산층(11, 12, 13, 21)을 형성한다.
이어서 상기 제2 마스크 패턴을 제거한다.
다음으로 상기 제2 n-웰(30) 이외의 반도체 기판상의 전체 구조를 덮도록 제3 마스크 패턴을 형성한 후, 상기 제2 n-웰(30) 상부의 제2 게이트전극(G2)의 양측의 웰(30)내에 p형 불순물 이온을 주입하여 p+확산층(31, 32)을 형성한다.
결과적으로, 상기 제1 n-웰(20) 좌측의 반도체 기판에는 기생 바이폴라 트랜지스터Q3 및 n-채널 트랜지스터인 입력 보호 트랜지스터 Q1이 형성되고, 상기 제1 n-웰(20)의 우측에는 제2 n-웰(30)내에 p-채널 트랜지스터 Q2가 형성된다.
다음으로, 제1 n-웰(20)과 반도체 기판(10)의 경계면에 산소이온을 이온주입법에 의해 주입하고, 열처리를 실시하여 상기 경계면에 산화막을 형성함으로써 가드링(40)을 형성하여 본 공정을 완료한다.
상기의 공정을 통하여 제조된 반도체 소자의 구체적인 동작특성을 살펴보면 다음과 같다.
즉 Vin이 입력 보호 트랜지스터Q1의 문턱전압(Vth) 보다 작을 경우 Q1이 턴온( turn-on )되어 Q1의 전원전압 즉 Vin에 전류가 흐르게 된다. 이 상태에서 온도가 증가하면, 제1 n-웰(20)과 p형 반도체 기판(10) 간의 공핍영역에서 전자와 정공 쌍이 형성되어 정공은 p형 반도체 기판(10)쪽으로 전자는 제1 n-웰(20) 쪽으로 흘러 들어가게 된다.
이때, 상기 제1 n-웰(20)는 플로팅 상태이기 때문에 생성된 전자에 의해 제1 n-웰(20)의 전압이 낮아지고, 따라서 제1 n-웰(20)과 p형 반도체 기판(10)간에 순방향 전압이 걸리게 될 경우, p형 반도체 기판(10)쪽으로 전자가 주사되는 현상이 발생하게 되는데, 상기 가드링(40)은 이와 같이 전자가 p형 반도체 기판(10)으로 주사되어 전자가 상기 기생 바이폴라 트랜지스터 Q3의 베이스쪽으로 이동하지 못하도록 방지하는 역할을 담당한다.
그 결과, 종래 가드링(40)이 형성되어 있지 않은 경우 주사된 전자가 기생 바이폴라 트랜지스터Q3의 베이스 전류가 되어 전원입력단(Vin)과 접지전압(Vss)간의 증폭전류를 발생시키던 현상을 방지할 수 있게 된다.
본발명의 제2실시례에 따른 반도체 소자의 입력 패드 주변회로부의 구조는 도3에 도시된 바와 같다. 제1 n-웰(20)과 반도체 기판(10)의 경계면에 산소이온주입에 의해 형성된 가드링(40) 대신에, 트렌치(50)가 형성되고, 상기 트렌치(50)내부에 산화막(51)을 형성함으로써 가드링을 제조하는 것을 제외하고는 다른 모든 구조는 본발명의 제1실시례에서와 같다.
또한 본발명의 제2 실시례에 따른 반도체 소자의 제조공정은 다음과 같다.
상기 제1실시례에서의 공정에 따라, 반도체 기판(10)에 입력보호 트랜지스터 Q1, 제1 n-웰(20), 제2 n-웰(30), p-채널 트랜지스터 Q2를 형성한다.
다음으로, 상기 제1 n-웰(20)과 반도체 기판의 경계면 부근에 산소이온을 주입하는 대신에, 상기 경계면 부근에 트렌치(50)를 형성한다. 상기 트렌치(50)를 형성하기 위한 방법으로는 이방성 식각 공정을 이용한다.
이어서 상기 트렌치(50)를 고온저압화학기상증착법(HLD) 등을 이용하여 산화막(51)으로 채운다.
제4도는 본발명의 제3 실시례에 따른 입력 패드 주변회로부를 나타내는 디램 소자의 단면도 이다. 본 발명의 제3 실시례에 의한 디램 소자의 입력 패드 주변부의 구조는 상기 도면에서 알 수 있듯이 제1 n-웰(2)과 입력보호트랜지스터Q1 사이에 제3 n-웰(60)이 형성되어 있고, 상기 제3 n-웰(60)의 표면에 형성되어 있는 n+확산층(61)영역은 제2전원전압(Vcc)에 연결되어 있는 것을 제외하고는 그 기본적인 구조는 종래와 동일하다.
본발명의 제3실시례에 따른, 동작원리는 다음과 같다. 고온에서 제1 n-웰(20)과 반도체 기판(10)의 공핍층에서 전자-정공쌍이 발생하여, 상기 정공은 p형 기판(10)으로 이동하고 상기 전자는 제1 n-웰(20)로 이동함에 따라, 상기 반도체 기판(10)과 제1 n-웰(20)사이에 순방향 바이어스가 형성되고, 따라서 상기 전자는 다시 p형 반도체 기판(10)쪽으로 이동하게 된다. 이때, 상기 제3n-웰(60)은 제2전원전압(Vcc)에 연결되어 있으며, 상기 제2전원전압(Vcc)는 제1전원전압(Vdd) 보다 높은 전압이다. 따라서 상기 제1 n-웰(20)로부터 p형 반도체 기판(10)으로 주사되는 전자가 고전압을 갖는 제3 n-웰(60)쪽으로 이동하도록 유도함으로써 p형 반도체 기판(10) 즉 기생 바이폴라 트랜지스터 Q3의 베이스 전류가 되어 입력전원단(Vin)과 Vss전원이 인가되는 n+확산층(13)사이에 전류가 흘러 증폭되는 현상을 억제하여 입력 패드 주변의 전원-전압 특성을 안정화시킨다.
상기와 같은 본 발명의 제3실시례에 따른 반도체 소자의 제조방법은 다음과 같다.
먼저, p형 반도체 기판(10) 표면에 복수의 소자격리영역(a,b,c,d,e)들을 형성한다.
다음으로, 제1, 제2, 제3 n-웰(20, 30, 60)이 형성될 영역 이외의 반도체 기판 상면에 제3 마스크 패턴(미도시)을 형성한다.
다음으로 상기 마스크 패턴(미도시)으로 덮여 있지 않은 상기 반도체 기판(10)의 표면에 n형 불순물을 주입하여 제1, 제2, 제3 n-웰(20, 30, 60)을 형성한다.
이어서, 제3 상기 마스크 패턴을 제거한다.
다음으로, n-웰이 형성되어 있지 않은 반도체 기판(10)의 상부 및 상기 제2 n-웰의 상부에 제1 및 제2 게이트전극(G1, G2)을 형성한다.
다음으로, 제2n-웰(30)을 제4 마스크 패턴으로 덮는다.
다음으로, 상기 제1 게이트전극(G1)의 양측 반도체 기판내부 및 제1 n-웰(20), 제3 n-웰(60)의 표면에 n+형 불순물을 주입하여 n+확산층(11, 12, 13, 21, 61)을 형성한 후 상기 제4 마스크 패턴을 제거한다.
다음으로, 상기 제2 n-웰(30)의 상부만 노출되도록 새로운 마스크 패턴을 형성한다. 상기 제2 게이트전극(G2)의 양측 제2 n-웰(30) 표면에 p+형 불순물을 주입하여 p+확산층(31, 32)을 형성한다.
결과적으로 상기 제1 n-웰(20)과 n-채널 입력 보호 트랜지스터 Q1 사이에 제3 n-웰(60)이 형성되어, 가드링의 역할을 한다.
이상에서 설명한 바와 같이 , 입력 보호 트랜지스터 Q1과 그 주변의 n-웰사이에 가드링을 형성함으로써 전원입력단(Vin)과 접지전압(Vss)간의 증폭전류를 억제할 수 있게 되어, 입력 패드 주변회로의 제1 및 제2 n-웰을 내부전원으로 바이어싱하여 디램소자의 오픈/쇼트 검사시, 입력 패드의 전류-전압 특성을 안정화시킬 수 있게 된다.

Claims (9)

  1. 복수의 소자격리영역을 갖는 반도체 기판과,
    상기 소자격리영역을 사이에 두고 수평으로 이격하여 형성되어 있는 제1 및 제2 n-웰과, 상기 제2 n-웰에 형성되어 있는 p-채널 트랜지스터와,
    상기 제1 n-웰을 중심으로 상기 제2 n-웰의 반대측에, 상기 제1 n-웰과 소자격리영역을 사이에 두고 수평으로 이격하여 형성되어 있는 입력보호 트랜지스터와,
    상기 제1 n-웰과 상기 입력보호 트랜지스터 사이에 가드링이 형성되어 있는 것을 특징으로 하는 반도체 소자.
  2. 복수의 소자격리영역을 갖는 반도체 기판과,
    상기 소자격리영역을 사이에 두고 수평으로 이격하여 형성되어 있는 제1 및 제2 n-웰과, 상기 제2 n-웰에 형성되어 있는 p-채널 트랜지스터와,
    상기 제1 n-웰을 중심으로 상기 제2 n-웰의 반대측에, 상기 제1 n-웰과 소자격리영역을 사이에 두고 수평으로 이격하여 형성되어 있는 입력보호 트랜지스터와,
    상기 제1 n-웰과 상기 반도체 기판의 경계면을 따라 산화막으로 된 가드링을 갖는 반도체 소자.
  3. 제1항 또는 2항에 있어서, 상기 가드링은 산소이온을 상기 제1 n-웰과 반도체 기판의 경계면에 주입한 후 열처리하여 형성되는 것을 특징으로 하는 반도체 소자.
  4. 제1항 또는 제2항에 있어서, 상기 가드링은 반도체 기판에 트렌치를 형성한 후, 상기 트렌치에 산화막을 증착하여 형성되는 것을 특징으로 하는 반도체 소자.
  5. 제1항 또는 제2항에 있어서, 상기 가드링은 표면에 n+확산층을 갖는 n-웰이며, 상기 n+확산층은 제1 n-웰에 인가되는 전압보다 높은 전압이 인가되는 것을 특징으로 하는 반도체 소자.
  6. 소자격리영역을 갖는 반도체 기판을 준비하는 단계와,
    제1, 제2 n-웰이 형성되지 않을 영역의 반도체 기판 상면에 제1 마스크 패턴을 형성하는 단계와,
    n형 불순물을 상기 반도체 기판에 주입하여 제1 및 제2 n-웰을 형성하는 단계와,
    상기 제1 마스크 패턴을 제거하는 단계와,
    상기 n-웰이 형성되어 있지 않는 반도체 기판의 상부에 제1 게이트전극을, 제2 n-웰의 상부에 제2 게이트전극을 형성하는 단계와,
    상기 제2 n-웰 및 제2 게이트전극 상부에 제2 마스크 패턴을 형성하는 단계와,
    상기 제2 마스크패턴이 형성되어 있지 않은 제1 게이트전극의 양측 반도체 기판 및 제1n-웰에 n+형 불순물을 주입하여 n+형 확산층을 형성하는 단계와,
    상기 제2 마스크 패턴을 제거하는 단계와,
    상기 제2 게이트전극의 양측 제2 n-웰에 p+ 확산층을 형성하는 단계와,
    상기 반도체 기판과 상기 제1 n-웰의 경계면에 가드링을 형성하는 단계를 순차실시하는 반도체 소자 제조방법.
  7. 제6항에 있어서, 상기 가드링을 형성하는 방법은 상기 제1 n-웰과 반도체 기판의 경계면에 산소이온을 주입하는 단계와,
    상기 반도체 기판을 열처리하여 상기 경계면에 산화막을 형성하는 단계를 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
  8. 제6항에 있어서, 상기 가드링을 형성하는 방법은, 상기 제1 n-웰과 반도체 기판 경계면에 트렌치를 형성하는 단계와,
    상기 트렌치에 산화막을 형성하는 단계를 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
  9. 소자격리영역을 갖는 반도체 기판을 준비하는 단계와,
    제1, 제2, 제3 n-웰이 형성되지 않을 영역의 반도체 기판 상면에 제3 마스크 패턴을 형성하는 단계와,
    n형 불순물을 상기 반도체 기판에 주입하여 제1, 제2, 제3 n-웰을 형성하는 단계와,
    상기 제3 마스크 패턴을 제거하는 단계와,
    상기 n-웰이 형성되어 있지 않는 반도체 기판의 상부에 제1 게이트전극을, 제2 n-웰의 상부에 제2 게이트전극을 형성하는 단계와,
    상기 제2 n-웰 및 제2 게이트전극 상부에 제4 마스크 패턴을 형성하는 단계와,
    상기 마스크패턴이 형성되어 있지 않은 제1 게이트전극의 양측 반도체 기판 및 제1n-웰, 제3 n-웰에 n+형 불순물을 주입하여 n+형 확산층을 형성하는 단계와,
    상기 제4 마스크 패턴을 제거하는 단계와,
    상기 제2 게이트전극의 양측 제2 n-웰에 p+ 확산층을 형성하는 단계를 포함하여 형성된 가드링을 갖는 반도체 소자의 제조방법.
KR1019970066665A 1997-12-08 1997-12-08 반도체 소자 및 그 제조방법 KR100253372B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019970066665A KR100253372B1 (ko) 1997-12-08 1997-12-08 반도체 소자 및 그 제조방법
US09/056,618 US6150701A (en) 1997-12-08 1998-04-08 Insulative guard ring for a semiconductor device
JP34744198A JP3973784B2 (ja) 1997-12-08 1998-12-07 半導体素子及びその製造方法
US09/671,264 US6475861B1 (en) 1997-12-08 2000-09-28 Semiconductor device and fabrication method thereof
US10/252,410 US6756270B2 (en) 1997-12-08 2002-09-24 Semiconductor device and fabrication method thereof
US10/868,216 US7095087B2 (en) 1997-12-08 2004-06-16 Semiconductor device and fabrication method thereof
US11/396,525 US7233046B2 (en) 1997-12-08 2006-04-04 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066665A KR100253372B1 (ko) 1997-12-08 1997-12-08 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990048057A KR19990048057A (ko) 1999-07-05
KR100253372B1 true KR100253372B1 (ko) 2000-04-15

Family

ID=19526673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066665A KR100253372B1 (ko) 1997-12-08 1997-12-08 반도체 소자 및 그 제조방법

Country Status (3)

Country Link
US (5) US6150701A (ko)
JP (1) JP3973784B2 (ko)
KR (1) KR100253372B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253372B1 (ko) * 1997-12-08 2000-04-15 김영환 반도체 소자 및 그 제조방법
US6800921B1 (en) 2000-03-01 2004-10-05 International Business Machines Corporation Method of fabricating a polysilicon capacitor utilizing fet and bipolar base polysilicon layers
TW447046B (en) * 2000-04-19 2001-07-21 United Microelectronics Corp CMOS sensing area structure having surrounding silicon oxide and method for manufacturing the same
KR100399772B1 (ko) * 2001-02-07 2003-09-26 삼성전자주식회사 가아드링을 구비한 반도체 메모리장치 및 그의 제조방법
JP2004214575A (ja) * 2003-01-09 2004-07-29 Matsushita Electric Ind Co Ltd 半導体装置
US20050110083A1 (en) * 2003-11-21 2005-05-26 Gammel Peter L. Metal-oxide-semiconductor device having improved gate arrangement
JP4927321B2 (ja) * 2004-06-22 2012-05-09 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4845410B2 (ja) * 2005-03-31 2011-12-28 株式会社リコー 半導体装置
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR101232935B1 (ko) * 2010-11-23 2013-02-15 주식회사 동부하이텍 Ｌｄｍｏｓ반도체 소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
JPS58219765A (ja) * 1982-06-15 1983-12-21 Oki Electric Ind Co Ltd 半導体集積回路の製造方法
US4703551A (en) * 1986-01-24 1987-11-03 Ncr Corporation Process for forming LDD MOS/CMOS structures
JPH07105458B2 (ja) * 1989-11-21 1995-11-13 株式会社東芝 複合型集積回路素子
DE4200884A1 (de) * 1991-01-16 1992-07-23 Micron Technology Inc Integrierte halbleiterschaltungsvorrichtung
JP3252569B2 (ja) * 1993-11-09 2002-02-04 株式会社デンソー 絶縁分離基板及びそれを用いた半導体装置及びその製造方法
JPH09312399A (ja) * 1995-07-14 1997-12-02 Seiko Instr Inc 半導体装置とその製造方法
US5822242A (en) * 1997-03-05 1998-10-13 Macronix International Co, Ltd. Asymmetric virtual ground p-channel flash cell with latid n-type pocket and method of fabrication therefor
KR100236098B1 (ko) * 1997-09-06 1999-12-15 김영환 반도체소자 및 그 제조방법
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
KR100253372B1 (ko) * 1997-12-08 2000-04-15 김영환 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
US6475861B1 (en) 2002-11-05
KR19990048057A (ko) 1999-07-05
US6150701A (en) 2000-11-21
US7095087B2 (en) 2006-08-22
JP3973784B2 (ja) 2007-09-12
US20030025164A1 (en) 2003-02-06
US20040222470A1 (en) 2004-11-11
US20060192257A1 (en) 2006-08-31
JPH11238853A (ja) 1999-08-31
US6756270B2 (en) 2004-06-29
US7233046B2 (en) 2007-06-19

Similar Documents

Publication Publication Date Title
JP2851753B2 (ja) 半導体装置およびその製造方法
US7233046B2 (en) Semiconductor device and fabrication method thereof
KR19980079630A (ko) 아이솔레이션 구조체 및 래치 업으로 인한 손상 영향 감소 방법
US8022480B2 (en) Semiconductor device and method for manufacturing the same
US4762802A (en) Method for preventing latchup in CMOS devices
KR20100016025A (ko) 반도체 메모리 디바이스 및 그 제조 방법
US8084341B2 (en) Semiconductor device and method for manufacturing the same
US20060284266A1 (en) High voltage N-channel LDMOS devices built in a deep submicron CMOS process
CN110690270A (zh) 一种内嵌硅控整流器的pmos器件及其实现方法
KR19980018840A (ko) 반도체 장치 및 그 제조 방법 (Semiconductor Device and Method of Manufacturing Thereof)
KR20040007195A (ko) 통합 영역을 갖는 반도체 소자 및 그 제조방법
US6252269B1 (en) Semiconductor memory device
KR20100040470A (ko) Ｃｍｏｓ 장치 및 그 제조방법
KR100299805B1 (ko) 반도체기억장치및그제조방법
KR100247704B1 (ko) 반도체장치의 제조방법
KR200158788Y1 (ko) 반도체장치
KR100717504B1 (ko) 반도체 장치 제조 방법
JPH03173172A (ja) 相補型電界効果素子およびその製造方法
KR19990017331A (ko) 바이씨모스 소자의 제조방법
KR970003736B1 (ko) 반도체 장치 및 그 제조방법
JP2005217061A (ja) 半導体装置およびその製造方法
KR19980078231A (ko) 상보형 전계효과 트랜지스터 및 그의 웰 형성방법
KR20010091429A (ko) 이에스디(ｅｓｄ) 보호회로 및 그의 제조방법
KR20010061413A (ko) 플래쉬 메모리 소자의 제조방법
JPH0715972B2 (ja) 半導体装置におけるｎ形井戸の所定の横方向抵抗を減少させる方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee