JP2005217061A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005217061A JP2005217061A JP2004020360A JP2004020360A JP2005217061A JP 2005217061 A JP2005217061 A JP 2005217061A JP 2004020360 A JP2004020360 A JP 2004020360A JP 2004020360 A JP2004020360 A JP 2004020360A JP 2005217061 A JP2005217061 A JP 2005217061A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- threshold mos
- region
- impurity layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 本発明は、高閾値MOSトランジスタを形成すべき領域上に形成されたレジスト膜と、高閾値MOSトランジスタを形成すべき領域に形成されたゲート電極6とをマスクとして、低閾値MOSトランジスタを形成すべき領域に導電型不純物を注入して、半導体基板表面近傍の領域に第1の導電型不純物層9を形成し、低閾値MOSトランジスタを形成すべき領域および高閾値MOSトランジスタを形成すべき領域に対して導電型不純物を注入して、第1の導電型不純物層9よりも高い不純物濃度と当該第1の導電型不純物層9よりも深い拡散層深さとを有する第2の導電型不純物層11を、第1の導電型不純物層9に重ねて形成するようにしている。
【選択図】 図1
Description
2 アイソレータ
3 P型ウェル領域
4 P型チャネル領域
5 ゲート絶縁膜
6 ゲート電極
7 レジスト膜
8 N型中濃度不純物層
9 N型低濃度不純物層
10 サイドウォール
11 N型高濃度不純物層
12 レジスト膜
13 P型チャネル領域
Claims (7)
- 1以上の低閾値MOSトランジスタと、前記低閾値MOSトランジスタよりも高い閾値電圧を有する1以上の高閾値MOSトランジスタとが半導体基板上に形成された半導体装置であって、
各前記低閾値MOSトランジスタは、
前記半導体基板上に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜上に形成された第1のゲート電極と、
前記第1のゲート絶縁膜を挟むように半導体基板表面近傍の領域に形成される2つの第1の拡散層とを含み、
前記第1の拡散層は、
第1の導電型不純物層と、
前記第1の導電型不純物層に重ねて形成され、当該第1の導電型不純物層よりも、不純物濃度が高くかつ拡散層深さが深い第2の導電型不純物層とを有し、
各前記高閾値MOSトランジスタは、
前記半導体基板上に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜上に形成された第2のゲート電極と、
前記第2のゲート絶縁膜を挟むように半導体基板表面近傍の領域に形成され、略一様な不純物濃度を有する2つの第2の拡散層とを含む半導体装置。 - 前記第1の拡散層は、前記第1の導電型不純物層に重ねて形成され、前記第1の導電型不純物層よりも不純物濃度が高く拡散層深さが深く、かつ前記第2の導電型不純物層よりも不純物濃度が低く拡散層深さが浅い第3の導電型不純物層をさらに有する、請求項1に記載の半導体装置。
- 前記高閾値MOSトランジスタは、前記第2のゲート絶縁膜および前記第2の拡散層の下の領域に、前記第2の拡散層と異なる導電型の導電型不純物を含むチャネル領域をさらに含む、請求項1に記載の半導体装置。
- 1以上の前記低閾値MOSトランジスタおよび1以上の前記高閾値MOSトランジスタは、それぞれがマスクROMのメモリーセルを構成していることを特徴とする、請求項1に記載の半導体装置。
- 1以上の低閾値MOSトランジスタと、前記低閾値MOSトランジスタよりも高い閾値電圧を有する1以上の高閾値MOSトランジスタとを含む半導体装置を製造する方法であって、
複数のゲート絶縁膜と、各当該ゲート絶縁膜上に設置される複数のゲート電極とを半導体基板上に形成する工程と、
前記高閾値MOSトランジスタを形成すべき領域上にレジスト膜を形成する工程と、
前記高閾値MOSトランジスタを形成すべき領域上に形成されたレジスト膜と、前記低閾値MOSトランジスタを形成すべき領域に形成されたゲート電極とをマスクとして、前記低閾値MOSトランジスタを形成すべき領域に導電型不純物を注入して、半導体基板表面近傍の領域に第1の導電型不純物層を形成する工程と、
前記低閾値MOSトランジスタを形成すべき領域および前記高閾値MOSトランジスタを形成すべき領域に対して導電型不純物を注入して、前記第1の導電型不純物層よりも高い不純物濃度と当該第1の導電型不純物層よりも深い拡散層深さとを有する第2の導電型不純物層を形成する工程とを備える、半導体装置製造方法。 - 前記低閾値MOSトランジスタを形成すべき領域上にレジスト膜を形成する工程と、
前記低閾値MOSトランジスタを形成すべき領域上に形成されたレジスト膜をマスクとして、前記第1および第2の導電型不純物層と異なる導電型の導電型不純物を注入する工程をさらに備える、請求項5に記載の半導体装置製造方法。 - 1以上の前記低閾値MOSトランジスタおよび1以上の前記高閾値MOSトランジスタは、それぞれがマスクROMのメモリーセルを構成していることを特徴とする、請求項5に記載の半導体装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020360A JP2005217061A (ja) | 2004-01-28 | 2004-01-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020360A JP2005217061A (ja) | 2004-01-28 | 2004-01-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217061A true JP2005217061A (ja) | 2005-08-11 |
JP2005217061A5 JP2005217061A5 (ja) | 2006-08-10 |
Family
ID=34904301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004020360A Pending JP2005217061A (ja) | 2004-01-28 | 2004-01-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005217061A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100890613B1 (ko) * | 2007-01-26 | 2009-03-27 | 삼성전자주식회사 | 마스크롬 소자 및 그 제조 방법 |
WO2010146727A1 (ja) * | 2009-06-17 | 2010-12-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316341A (ja) * | 1994-09-09 | 1996-11-29 | Nippon Steel Corp | 半導体記憶装置及びその製造方法 |
JP2001196475A (ja) * | 2000-01-12 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002057226A (ja) * | 2000-08-11 | 2002-02-22 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2003163220A (ja) * | 2001-11-28 | 2003-06-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2004342682A (ja) * | 2003-05-13 | 2004-12-02 | Sharp Corp | 半導体装置及びその製造方法、携帯電子機器、並びにicカード |
-
2004
- 2004-01-28 JP JP2004020360A patent/JP2005217061A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316341A (ja) * | 1994-09-09 | 1996-11-29 | Nippon Steel Corp | 半導体記憶装置及びその製造方法 |
JP2001196475A (ja) * | 2000-01-12 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002057226A (ja) * | 2000-08-11 | 2002-02-22 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2003163220A (ja) * | 2001-11-28 | 2003-06-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2004342682A (ja) * | 2003-05-13 | 2004-12-02 | Sharp Corp | 半導体装置及びその製造方法、携帯電子機器、並びにicカード |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100890613B1 (ko) * | 2007-01-26 | 2009-03-27 | 삼성전자주식회사 | 마스크롬 소자 및 그 제조 방법 |
WO2010146727A1 (ja) * | 2009-06-17 | 2010-12-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2011003635A (ja) * | 2009-06-17 | 2011-01-06 | Panasonic Corp | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4773169B2 (ja) | 半導体装置の製造方法 | |
JP5703790B2 (ja) | 半導体装置及びその製造方法 | |
JP4591827B2 (ja) | リセスチャネル構造を有するセルトランジスタを含む半導体装置およびその製造方法 | |
US7348235B2 (en) | Semiconductor device and method of manufacturing the same | |
JPWO2011161748A1 (ja) | 半導体装置およびその製造方法 | |
US8329539B2 (en) | Semiconductor device having recessed gate electrode and method of fabricating the same | |
KR20180110703A (ko) | 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법 | |
JP2007158105A (ja) | 集積回路およびその製造方法 | |
US10319827B2 (en) | High voltage transistor using buried insulating layer as gate dielectric | |
KR100391959B1 (ko) | 반도체 장치 및 제조 방법 | |
US7396775B2 (en) | Method for manufacturing semiconductor device | |
JP2006013450A (ja) | 半導体装置およびその製造方法 | |
JP2007251146A (ja) | 半導体装置 | |
US20120049253A1 (en) | Semiconductor device and method for fabricating the same | |
US20120056271A1 (en) | Semiconductor device | |
JP4535669B2 (ja) | 半導体装置の製造方法 | |
KR100529759B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2011138886A (ja) | 半導体装置及びその製造方法 | |
JP2004072063A (ja) | 半導体装置及びその製造方法 | |
JP2009267027A (ja) | 半導体装置及びその製造方法 | |
JP2006202850A (ja) | 半導体装置およびその製造方法 | |
JP2005217061A (ja) | 半導体装置およびその製造方法 | |
JP2003218350A (ja) | 半導体装置及びその製造方法 | |
JP2004221223A (ja) | Mis型半導体装置及びその製造方法 | |
JP3778810B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111215 |