JPH06140519A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06140519A
JPH06140519A JP4284702A JP28470292A JPH06140519A JP H06140519 A JPH06140519 A JP H06140519A JP 4284702 A JP4284702 A JP 4284702A JP 28470292 A JP28470292 A JP 28470292A JP H06140519 A JPH06140519 A JP H06140519A
Authority
JP
Japan
Prior art keywords
layer
conductivity
type
silicon substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4284702A
Other languages
English (en)
Inventor
Yukari Unno
野 ゆかり 海
Fumitomo Matsuoka
岡 史 倫 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP4284702A priority Critical patent/JPH06140519A/ja
Publication of JPH06140519A publication Critical patent/JPH06140519A/ja
Priority to US08/425,239 priority patent/US5521416A/en
Priority to US08/646,993 priority patent/US5773344A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【構成】 Ｎ型シリコン基板１０１上に酸化膜１０２，
１０３を介して多結晶シリコン層１０４を堆積する。こ
の多結晶シリコン層１０４上にレジストマスク１０５を
塗布し、ゲートと拡散層とのコンタクト予定部分をパタ
ーニングしてコンタクト孔１０６を開孔する。その後、
同じレジストマスク１０５を用いてイオン注入を行うこ
とによりＰ+ 拡散層１０７を形成する。そして、基板１
０１上の全面にタングステンシリサイド層１０８を堆積
し、ゲート電極となる多結晶シリコン層１０４と拡散層
１０７とをシリサイド層１０８により電気的に接続す
る。 【効果】 ポリサイド等の二層配線とは別に金属配線が
なくても互いに導電型の異なるゲート電極と不純物拡散
層１０７との電気的コンタクトが可能となり、ＬＳＩの
微細化を促進することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関するもので、特にメモリＬＳＩのＣＭＯＳセル
アレイに使用されるものである。
【０００２】
【従来の技術】ＬＳＩにおける電極や配線の材料は低抵
抗であることが望まく、できれば金属材料を使用したい
のが本音である。しかし、特に、ＭＯＳトランジスタの
場合、酸化膜上に金属層を形成すると、その金属原子が
酸化膜中に侵入し、または反応し、耐圧劣化や界面準位
の増加を及ぼすこととなる。そのため、特に問題になる
ほど抵抗値が大きくない材料であり、不純物の添加によ
って抵抗値を下げることも可能であることから多結晶シ
リコンが使用されていた。
【０００３】しかし、この多結晶シリコンは、どんなに
不純物を添加したとしても、下げられる抵抗値に限界が
あり、このことが、増々、微細化・動作の高速化が推進
されているＬＳＩの分野において次第に問題視されてき
た。そして、遂に、より低抵抗の電極配線材料の出現が
要求されることとなった。
【０００４】近年、多結晶シリコンより１桁くらい比抵
抗が低く、しかも特性が多結晶シリコンに類似してお
り、多結晶シリコンとの代替が容易な高融点金属ないし
はこれを含有するシリサイド層と多結晶シリコン層との
２層積層構造の電極配線材料が開発された。特に、高融
点金属シリサイド層と多結晶シリコン層との組合わせは
ポリサイドという呼び名でよく知られている。
【０００５】酸化膜上に多結晶シリコン層を介して高融
点金属またはシリサイド層を形成することにより、前述
の金属原子による問題はなく、しかも金属含有材料によ
る低抵抗化との双方を達成することができる、というも
のである。
【０００６】図３は、かかる２層積層構造の電極配線材
料を用いたデバイスの一例となるＳＲＡＭ ＬＳＩのメ
モリセルアレイにおけるポリサイドゲート電極と拡散層
とのコンタクト部分の製造プロセスを示すものである。
【０００７】まず、図３（ａ）に示すように、Ｐ型の半
導体基板３０１に選択酸化法によりフィールド酸化膜３
０２を形成し、続いて膜厚が１５０オングストローム程
度のゲート酸化膜３０３を形成し、さらに、このゲート
酸化膜３０３上にゲート電極配線材としての５００〜１
０００オングストローム程度の多結晶シリコン層３０４
を堆積する。
【０００８】次に、図３（ｂ）に示すように、ゲート電
極と拡散層とのコンタクト予定部分上のゲート酸化膜３
０３と多結晶シリコン層３０４とをリソグラフィ法及び
エッチング技術を用いて除去することによりコンタクト
孔３０５を形成し、続いて基板３０１上の全面に多結晶
シリコン層３０４と同様にゲート電極配線材となる５０
０〜１０００オングストローム程度の多結晶シリコン層
３０６を堆積する。
【０００９】その後、図３（ｃ）に示すように、多結晶
シリコン層３０４と多結晶シリコン層３０６とにＰ拡散
法またはイオン注入法を用いてＮ型不純物を添加すると
同時に基板３０１のコンタクト孔３０５に対応する部分
の表面領域にＮ型の拡散層３０７を形成する。
【００１０】さらに、図３（ｄ）に示すように、多結晶
シリコン層３０６上に２０００オングストローム程度の
タングステンシリサイドをスパッタし、高融点金属シリ
サイド層３０８を形成する。このシリサイド層３０８に
よってゲート配線が低抵抗化される。
【００１１】
【発明が解決しようとする課題】ところで、半導体で電
気的なコンタクトをとるもの同士の導電型は同一でなけ
ればならない。すなわち、Ｎ型不純物を添加したゲート
電極である場合、Ｎ型不純物を添加したゲート電極とコ
ンタクトをとる拡散層はＮ型の拡散層でなければならな
い。同様に、Ｐ型不純物を添加したゲート電極である場
合、Ｐ型不純物を添加したゲート電極とコンタクトをと
る拡散層はＰ型の拡散層でなければならない。そのた
め、上記ＳＲＡＭメモリセルのＣＭＯＳ回路のように、
導電型の異なるポリサイドゲート電極と不純物拡散層と
を接続する必要がある場合、ポリサイド配線の他にＡｌ
等の金属配線が要るようになり、これが素子微細化の一
つの妨げになっている。
【００１２】本発明は上記従来技術の有する問題点に鑑
みてなされたもので、その目的とするところはポリサイ
ドとは別に金属配線がなくても互いに導電型の異なるゲ
ート電極と不純物拡散層との電気的な接続を可能とする
半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明半導体装置は、第
一導電型のシリコン基板と、上記シリコン基板の表面領
域に形成され、上記第一導電型とは逆導電型である第二
導電型の不純物拡散層と、上記シリコン基板上に酸化膜
を介して形成され、上記第一導電型の多結晶シリコン層
と、上記酸化膜及び上記多結晶シリコン層の一部に形成
され、それらの表面から上記不純物拡散層の表面に抜け
るコンタクト孔と、上記シリコン基板上に形成され、こ
のシリコン基板と上記多結晶シリコン層とを上記コンタ
クト孔を通して接続する金属含有の電極配線材層とを備
えていることを特徴とする。
【００１４】本発明半導体装置の第１の製造方法は、第
一導電型のシリコン基板上に酸化膜を介して上記第一導
電型の多結晶シリコン層を形成する工程と、上記酸化膜
及び上記第一導電型の多結晶シリコン層の一部を除去す
ることにより、それらの表面から上記シリコン基板表面
に抜けるコンタクト孔を形成する工程と、上記シリコン
基板における上記コンタクト孔内で露出する部分の表面
領域に上記第一導電型とは逆導電型である第二導電型の
不純物をイオン注入拡散させ、かつ活性化させることに
よりこの第二導電型の不純物拡散層を形成する工程と、
上記シリコン基板上に上記不純物拡散層と上記多結晶シ
リコン層とを接続するように金属含有の電極配線材層を
形成する工程とを含み、コンタクト孔を通じてのイオン
注入によって第二導電型の不純物を基板内へ添加してそ
の拡散層を形成し、その後、電極配線材層を形成して当
該拡散層と多結晶シリコン層との接続構造を得るように
したことを特徴としている。
【００１５】また、本発明の第２の製造方法は、第一導
電型のシリコン基板上に酸化膜を介して上記第一導電型
の多結晶シリコン層を形成する工程と、上記酸化膜及び
上記第一導電型の多結晶シリコン層の一部を除去するこ
とにより、それらの表面から上記シリコン基板表面に抜
けるコンタクト孔を形成する工程と、上記シリコン基板
における上記コンタクト孔内で露出する部分と上記多結
晶シリコン層とを接続するように金属含有の電極配線材
層を形成する工程と、この電極配線材層に上記第一導電
型とは逆導電型である第二導電型の不純物を添加し、こ
れを上記シリコン基板における露出部表面領域に拡散さ
せ、かつ活性化させることにより上記第二導電型の不純
物拡散層を形成する工程とを含み、コンタクト孔を形成
した後に電極配線材層を形成してしまい、その後におい
て、その電極配線材層に添加した不純物を基板内へ拡散
させることで、当該拡散層と多結晶シリコン層との接続
構造を得るようにしたことを特徴としている。
【００１６】本発明の第３の製造方法は、第一導電型の
シリコン基板上に酸化膜を介して上記第一導電型の多結
晶シリコン層を形成する工程と、上記酸化膜及び上記第
一導電型の多結晶シリコン層の一部を除去することによ
り、それらの表面から上記シリコン基板表面に抜けるコ
ンタクト孔を形成する工程と、このシリコン基板におけ
る上記コンタクト孔内に露出する部分の表面領域に上記
第一導電型とは逆導電型である第二導電型不純物のイオ
ン注入を行う工程と、上記シリコン基板上に上記第二導
電型の不純物イオン注入領域と上記多結晶シリコン層と
を接続するように金属含有の電極配線材層を形成する工
程と、この電極配線材層に上記第一導電型とは逆導電型
である第二導電型の不純物を添加し、これを上記シリコ
ン基板における露出部表面領域に拡散させ、上記イオン
注入による不純物と共に活性化させることにより上記第
二導電型の不純物拡散層を形成する工程とを含んでお
り、上記第１、第２の製造方法の組合わせによって当該
拡散層と多結晶シリコン層との接続構造を得るようにし
たもので、ＬＤＤ構造を得る場合に都合が良い。
【００１７】上記半導体装置または第１〜第３の製造方
法において、金属含有の電極配線材としては高融点金属
の単体を使用することができる。
【００１８】あるいは、その金属含有の電極配線材とし
て高融点金属を含有するシリサイドを使用することも可
能である。
【００１９】高融点金属の具体例としては、タングステ
ン、チタン、モリブデン、コバルト、タンタル等が上げ
られる。
【００２０】
【作用】本発明によれば、ポリサイド構造を形成する金
属含有材料を利用してゲート電極と不純物拡散層との電
気的な接続が可能なため、ポリサイドとは別に金属配線
がなくても互いに導電型の異なるゲート電極と不純物拡
散層との電気的な接続を可能とする。
【００２１】
【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。
【００２２】図１は本発明に係る第一実施例の製造プロ
セスを図解するものである。
【００２３】同図（ａ）に示すように、Ｎ型のシリコン
基板１０１上に選択酸化法によりフィールド酸化膜１０
２を形成し、続いて例えば８００℃，ＨＣｌ１０％の酸
化雰囲気で、膜厚が１５０オングストローム程度のゲー
ト酸化膜１０３を形成し、さらに、このゲート酸化膜１
０３上に例えば化学気相成長法を用いて１０００オング
ストローム程度の多結晶シリコン層１０４を堆積する。
【００２４】続いて、図１（ｂ）に示すように、多結晶
シリコン層１０４にＰ拡散法（例えば、８５０℃で３０
分のＰ拡散）、もしくは、Ａｓ（例えば、加速エネル
ギ：３０ｋｅＶ、ドーズ量：５×１０15ｃｍ-2）のイオ
ン注入法を用い、Ｎ+ 不純物を添加する。
【００２５】その後、図１（ｃ）に示すように、レジス
トマスク１０５を所定の膜厚（例えば、１．５μｍ）分
だけ塗布し、ゲートと拡散層のコンタクト予定部分を、
リソグラフィ法によりパターニングし、ゲートと拡散層
のコンタクト予定部分上のゲート酸化膜１０３及び多結
晶シリコン層１０４を、例えば非等方性エッチング技術
とフッ化アンモンエッチング技術を用いて除去する。こ
れにより、コンタクト孔１０６が形成される。そして、
同じレジストマスク１０５を用いてイオン注入法により
Ｐ+ 拡散層１０７を形成する。この際のイオン注入は、
例えば、ＢＦ2イオンを加速エネルギ：３５ｋｅＶ、ド
ーズ量：３×１０15ｃｍ-2で行う。イオン注入のＳｉ基
板へのダメージを防ぐため、多結晶シリコンに対しＲＩ
Ｅを行った後、酸化膜は残した状態でイオン注入し、そ
の後、酸化膜をＮＨ４Ｆエッチングしても良い。
【００２６】さらに、図１（ｄ）に示すように、全面に
１０００オングストローム程度のタングステンシリサイ
ド層１０８をスパッタリング法により堆積する。そし
て、リソグラフィ法と非等方性エッチングとの組合わせ
を用いて多結晶シリコン層１０４とタングステンシリサ
イド層１０８とを同時にパターニングする。
【００２７】以上のような本実施例によれば、ポリサイ
ド構造を形成する金属（タングステンシリサイド層１０
８）を利用してゲート電極（ゲート酸化膜１０３、多結
晶シリコン層１０４）と不純物拡散層１０７との電気的
な接続が可能なため、ポリサイドとは別に金属配線がな
くても互いに導電型の異なるゲート電極と不純物拡散層
１０７との電気的な接続が可能となる。これにより、Ｓ
ＲＡＭメモリセルのＣＭＯＳ回路のように、導電型の異
なる多結晶シリコン層を含む２層ゲート電極と不純物拡
散層とを接続する必要がある場合でも、その２層配線の
他の金属配線が不要となり、素子微細化に大きく貢献す
ることができるものとなっている。
【００２８】図２は本発明に係る第二実施例の半導体装
置の製造方法を示すもので、同図（ａ）、（ｂ）は、上
記第一実施例と同様である。
【００２９】すなわち、図２（ａ）に示すように、Ｎ型
のシリコン基板２０１上に選択酸化法によりフィールド
酸化膜２０２を形成し、続いて、例えば８００℃，ＨＣ
ｌ１０％の酸化雰囲気で、膜厚が１５０オングストロー
ム程度のゲート酸化膜２０３を形成し、さらに、このゲ
ート酸化膜２０３上に例えば化学気相成長法を用いて１
０００オングストローム程度の多結晶シリコン層２０４
を堆積する。
【００３０】続いて、図２（ｂ）に示すように、多結晶
シリコン層２０４にＰ拡散法（例えば、８５０℃で３０
分のＰ拡散）、もしくは、Ａｓ（例えば、加速エネル
ギ：３０ｋｅＶ、ドーズ量：５×１０15ｃｍ-2）のイオ
ン注入法を用い、Ｎ+ 不純物を添加する。
【００３１】そして、図２（ｃ）に示すように、レジス
トマスク２０５を所定の膜厚に塗布し、ゲートと拡散層
のコンタクト予定部分を、リソグラフィ法によりパター
ニングし、ゲートと拡散層のコンタクト予定部分上のゲ
ート酸化膜２０３と多結晶シリコン層２０４とを例えば
非等方性エッチング技術（多結晶シリコンに対して）と
フッ化アンモンエッチング（ゲート酸化膜に対して）と
を用いて除去し、コンタクト孔２０６を形成する。
【００３２】次に、図２（ｄ）に示すように、全面に１
０００オングストローム程度のタングステンシリサイド
層２０７をスパッタリング法により堆積する。
【００３３】続いて、図２（ｅ）に示すように、イオン
注入法により、ＢＦ2 イオンを６５ｋｅＶの加速エネル
ギ、５×１０15ｃｍ-2のドーズ量でタングステンシリサ
イド層２０７中にイオン注入し、８００℃、６０分程度
のアニールにより、タングステンシリサイド２０７中の
不純物をシリコン半導体基板に拡散させ、Ｐ+ 拡散層２
０８を形成する。
【００３４】以上のような本実施例によっても、上記第
１の実施例と同様に、ポリサイド構造を形成する金属
（タングステンシリサイド層２０７）を利用してゲート
電極（ゲート酸化膜２０３、多結晶シリコン層２０４）
と不純物拡散層２０８との電気的な接続が可能なため、
ポリサイドとは別に金属配線がなくても互いに導電型の
異なるゲート電極と不純物拡散層２０８との電気的な接
続が可能となる。
【００３５】次に、第三実施例として、第一実施例のコ
ンタクト孔を開孔したあとに行う基板へのイオン注入
（図１（ｃ））と、第二実施例のタングステンシリサイ
ド層中に行うイオン注入（図２（ｅ））とを組合せた方
法による拡散層形成も考えられる。
【００３６】また、上記実施例においては、全て、電極
配線材料としてタングステンシリサイドを用いている
が、これに限る必要はなく、タングステン、モリブデ
ン、チタン、コバルト、タンタル等の金属単体やモリブ
デンシリサイド、チタンシリサイド、コバルトシリサイ
ド、タンタルシリサイド等のほかの金属シリサイドであ
っても良い。
【００３７】さらに、上記実施例においては、Ｎ型不純
物を添加したゲート電極とＰ型拡散層とを接続する例を
示したが、同様の方法でＰ型不純物を添加したゲート電
極とＮ型拡散層を接続することも不純物を変えることに
よって、容易に実現することができるものである。
【００３８】
【発明の効果】以上説明したように本発明によれば、ポ
リサイド構造を形成する金属含有材料を利用してゲート
電極と不純物拡散層との電気的な接続が可能なため、ポ
リサイドとは別に金属配線がなくても互いに導電型の異
なるゲート電極と不純物拡散層との電気的な接続が可能
となる。よって、本発明は、ＳＲＡＭメモリセルのＣＭ
ＯＳ回路のように、導電型の異なる多結晶シリコン層を
含む２層ゲート電極と不純物拡散層とを接続する必要が
ある場合でも、その２層配線の他の金属配線を不要と
し、素子微細化の大きな助けとなり、極めて実用価値の
高いものとなっている。
【図面の簡単な説明】
【図１】本発明に係る第一実施例の製造プロセスを示す
工程別素子断面図。
【図２】本発明に係る第二実施例の製造プロセスを示す
工程別素子断面図。
【図３】従来の製造プロセスを示す工程別素子断面図。
【符号の説明】
１０１，２０１ Ｎ型シリコン基板 １０２，２０２ フィールド酸化膜 １０３，２０３ ゲート酸化膜 １０４，２０４ 多結晶シリコン層 １０５，２０５ フォトレジスト １０６，２０６ コンタクト孔 １０７，２０８ Ｐ+ 型不純物拡散層 １０８，２０７ タングステンシリサイド層
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｂ 7352−4Ｍ 21/3205 27/092

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】第一導電型のシリコン基板と、 前記シリコン基板の表面領域に形成され、前記第一導電
    型とは逆導電型である第二導電型の不純物拡散層と、 前記シリコン基板上に酸化膜を介して形成され、前記第
    一導電型の多結晶シリコン層と、 前記酸化膜及び前記多結晶シリコン層の一部に形成さ
    れ、それらの表面から前記不純物拡散層の表面に抜ける
    コンタクト孔と、 前記シリコン基板上に形成され、該シリコン基板と前記
    多結晶シリコン層とを前記コンタクト孔を通して接続す
    る金属含有の電極配線材層とを備えている半導体装置。
  2. 【請求項２】第一導電型のシリコン基板上に酸化膜を介
    して前記第一導電型の多結晶シリコン層を形成する工程
    と、 前記酸化膜及び前記第一導電型の多結晶シリコン層の一
    部を除去することにより、それらの表面から前記シリコ
    ン基板表面に抜けるコンタクト孔を形成する工程と、 前記シリコン基板における前記コンタクト孔内で露出す
    る部分の表面領域に前記第一導電型とは逆導電型である
    第二導電型の不純物をイオン注入拡散させ、かつ活性化
    させることにより該第二導電型の不純物拡散層を形成す
    る工程と、 前記シリコン基板上に前記不純物拡散層と前記多結晶シ
    リコン層とを接続するように金属含有の電極配線材層を
    形成する工程とを備えている半導体装置の製造方法。
  3. 【請求項３】第一導電型のシリコン基板上に酸化膜を介
    して前記第一導電型の多結晶シリコン層を形成する工程
    と、 前記酸化膜及び前記第一導電型の多結晶シリコン層の一
    部を除去することにより、それらの表面から前記シリコ
    ン基板表面に抜けるコンタクト孔を形成する工程と、 前記シリコン基板における前記コンタクト孔内で露出す
    る部分と前記多結晶シリコン層とを接続するように金属
    含有の電極配線材層を形成する工程と、 該電極配線材層に前記第一導電型とは逆導電型である第
    二導電型の不純物を添加し、これを前記シリコン基板に
    おける露出部表面領域に拡散させ、かつ活性化させるこ
    とにより前記第二導電型の不純物拡散層を形成する工程
    とを備えている半導体装置の製造方法。
  4. 【請求項４】第一導電型のシリコン基板上に酸化膜を介
    して前記第一導電型の多結晶シリコン層を形成する工程
    と、 前記酸化膜及び前記第一導電型の多結晶シリコン層の一
    部を除去することにより、それらの表面から前記シリコ
    ン基板表面に抜けるコンタクト孔を形成する工程と、 該シリコン基板における前記コンタクト孔内に露出する
    部分の表面領域に前記第一導電型とは逆導電型である第
    二導電型不純物のイオン注入を行う工程と、 前記シリコン基板上に前記第二導電型の不純物イオン注
    入領域と前記多結晶シリコン層とを接続するように金属
    含有の電極配線材層を形成する工程と、 該電極配線材層に前記第一導電型とは逆導電型である第
    二導電型の不純物を添加し、これを前記シリコン基板に
    おける露出部表面領域に拡散させ、前記イオン注入によ
    る不純物と共に活性化させることにより前記第二導電型
    の不純物拡散層を形成する工程とを備えている半導体装
    置の製造方法。
  5. 【請求項５】金属含有の電極配線材として高融点金属の
    単体を使用することを特徴とする請求項１項記載の半導
    体装置または請求項２〜４のうちいずれか１項記載の半
    導体装置の製造方法。
  6. 【請求項６】金属含有の電極配線材として高融点金属を
    含有するシリサイドを使用することを特徴とする請求項
    １項記載の半導体装置または請求項２〜４のうちいずれ
    か１項記載の半導体装置の製造方法。
  7. 【請求項７】高融点金属として、タングステン、チタ
    ン、モリブデン、コバルト、タンタルのうちいずれか一
    つを使用することを特徴とする請求項５，６のうちいず
    れか１項記載の半導体装置またはその製造方法。
JP4284702A 1992-10-22 1992-10-22 半導体装置及びその製造方法 Pending JPH06140519A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4284702A JPH06140519A (ja) 1992-10-22 1992-10-22 半導体装置及びその製造方法
US08/425,239 US5521416A (en) 1992-10-22 1995-04-18 Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same
US08/646,993 US5773344A (en) 1992-10-22 1996-05-09 Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4284702A JPH06140519A (ja) 1992-10-22 1992-10-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06140519A true JPH06140519A (ja) 1994-05-20

Family

ID=17681873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4284702A Pending JPH06140519A (ja) 1992-10-22 1992-10-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US5521416A (ja)
JP (1) JPH06140519A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144016A (ja) * 1995-12-15 2001-05-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658913B2 (ja) * 1994-10-28 1997-09-30 日本電気株式会社 半導体装置およびその製造方法
JPH08181225A (ja) * 1994-10-28 1996-07-12 Nkk Corp 半導体記憶装置
CN1095203C (zh) * 1995-04-17 2002-11-27 精工爱普生株式会社 半导体存储装置及其制造方法
JP3428240B2 (ja) * 1995-07-31 2003-07-22 三菱電機株式会社 半導体記憶装置
US6090673A (en) * 1998-10-20 2000-07-18 International Business Machines Corporation Device contact structure and method for fabricating same
US6137145A (en) * 1999-01-26 2000-10-24 Advanced Micro Devices, Inc. Semiconductor topography including integrated circuit gate conductors incorporating dual layers of polysilicon
KR100390848B1 (ko) 1999-06-24 2003-07-10 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051272B2 (ja) * 1982-05-31 1985-11-13 株式会社東芝 積層型ｃｍｏｓインバ−タ装置
US4621276A (en) * 1984-05-24 1986-11-04 Texas Instruments Incorporated Buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
JPH0691221B2 (ja) * 1984-07-03 1994-11-14 株式会社東芝 半導体記憶装置
US4788160A (en) * 1987-03-31 1988-11-29 Texas Instruments Incorporated Process for formation of shallow silicided junctions
US4816423A (en) * 1987-05-01 1989-03-28 Texas Instruments Incorporated Bicmos process for forming shallow npn emitters and mosfet source/drains
JP2732523B2 (ja) * 1987-05-19 1998-03-30 日本電気株式会社 半導体集積回路装置
JPS63313855A (ja) * 1987-06-17 1988-12-21 Seiko Epson Corp 半導体装置
US5118638A (en) * 1988-03-18 1992-06-02 Fuji Electric Co., Ltd. Method for manufacturing MOS type semiconductor devices
JPH01281755A (ja) * 1988-05-07 1989-11-13 Seiko Epson Corp 半導体装置
US4978626A (en) * 1988-09-02 1990-12-18 Motorola, Inc. LDD transistor process having doping sensitive endpoint etching
JPH0783122B2 (ja) * 1988-12-01 1995-09-06 富士電機株式会社 半導体装置の製造方法
US5116774A (en) * 1991-03-22 1992-05-26 Motorola, Inc. Heterojunction method and structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144016A (ja) * 1995-12-15 2001-05-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US5773344A (en) 1998-06-30
US5521416A (en) 1996-05-28

Similar Documents

Publication Publication Date Title
US8003526B2 (en) Low resistance metal silicide local interconnects and a method of making
JP2789323B2 (ja) 半導体素子の製造方法
EP0396357B1 (en) Process for forming CMOS field effect transistors
JPH07112062B2 (ja) Ｍｏｓ集積回路デバイスの製作
US4900257A (en) Method of making a polycide gate using a titanium nitride capping layer
JPH0564456B2 (ja)
JPH07161663A (ja) 半導体装置の製造方法
JPH0750276A (ja) 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法
US20070080404A1 (en) Semiconductor device
JPH06140519A (ja) 半導体装置及びその製造方法
EP0365690B1 (en) Semiconductor device and semiconductor memory device
US5254870A (en) Static random access memory having memory cells with electric field shielding for cell load resistances
JP2817518B2 (ja) 半導体装置およびその製造方法
JPH08279597A (ja) 半導体装置及びその製造方法
JP3196241B2 (ja) 半導体装置の製造方法
US5179434A (en) Semiconductor device and manufacturing method thereof
JPS6165470A (ja) 半導体集積回路装置
JP2665972B2 (ja) 半導体装置の製造方法
JP3292154B2 (ja) 半導体装置の製造方法
JP3104609B2 (ja) 半導体装置およびその製造方法
JPH03114267A (ja) 半導体装置およびその製造方法
KR0151039B1 (ko) 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법
JPH07161826A (ja) 半導体装置の製造方法
JPH02203565A (ja) 半導体装置及びその製造方法
JP2740246B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001117