DE2654979B2 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents
Verfahren zur Herstellung einer HalbleitervorrichtungInfo
- Publication number
- DE2654979B2 DE2654979B2 DE2654979A DE2654979A DE2654979B2 DE 2654979 B2 DE2654979 B2 DE 2654979B2 DE 2654979 A DE2654979 A DE 2654979A DE 2654979 A DE2654979 A DE 2654979A DE 2654979 B2 DE2654979 B2 DE 2654979B2
- Authority
- DE
- Germany
- Prior art keywords
- insulating film
- film
- polycrystalline silicon
- phosphorus
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 34
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 235000012239 silicon dioxide Nutrition 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 23
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 21
- 229910052698 phosphorus Inorganic materials 0.000 claims description 21
- 239000011574 phosphorus Substances 0.000 claims description 21
- 229910052785 arsenic Inorganic materials 0.000 claims description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910052736 halogen Inorganic materials 0.000 claims description 8
- 150000002367 halogens Chemical class 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 5
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims 2
- -1 compound hydrogen chloride Chemical class 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000002585 base Substances 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001415 sodium ion Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- BTCSSZJGUNDROE-UHFFFAOYSA-N gamma-aminobutyric acid Chemical compound NCCCC(O)=O BTCSSZJGUNDROE-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003077 lignite Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- LFGREXWGYUGZLY-UHFFFAOYSA-N phosphoryl Chemical compound [P]=O LFGREXWGYUGZLY-UHFFFAOYSA-N 0.000 description 1
- 239000000256 polyoxyethylene sorbitan monolaurate Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 1
- 210000002105 tongue Anatomy 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
- H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Description
Die Erfindung betrifft ein Verfahren zur Herstellung
einer Halbleitervorrichtung, bei dem in vorhergehenden Verfahrensstufen verwendete Maskenfilme abgetragen
werden und dadurch die gesamte Oberfläche des Halbleitersubstrats freigelegt wird, bei dem sodann auf
der freigelegten Substratoberfläche ein erster Isolierfilm ausgebildet wird, auf dessen Oberfläche selektiv ein
polykristalliner Siliziumfilm hergestellt wird, der den ersten Isolierfilm an vorherbestimmbaren Stellen
bedeckt. Ein derartiges Verfahren ist aus der Zeitschrift »Solid State Technology«, Vol. 18, April 1975, Nr. 4,
S. 71 bekannt.
Halbleitervorrichtungen, wie Transistoren, Dioden, integrierte Schaltkreise und Thyristoren, werden bekanntlich
durch verschiedene Verfahrensschritte hergestellt, z. B. durch Bildung einer epitaxialen Schicht auf
der Oberfläche eines Halbleitersubstrats, Maskenfilmbildung, Fremdatomdotierung, Isolierfilmbildung, Photoätzung,
Metallablagerung, Elektrodenausbildung usw. Bei der Herstellung beispielsweise eines integrierten
Schaltkreis- d. h. IC-Transistors wird zunächst eine Epitaxialschicht auf einem Halbleitersubstrat, etwa
einem Silizitimsubstrat, mit einer im voraus ausgebildeten, eingelassenen oder eingelagerten Schicht ausgebildet,
worauf ein Maskenfilm im allgemeinen aus Siliziumdioxid ausgebildet wird. Hierauf werden vorbeslimmte
Abschnitte des Maskenfilms durch Photoät-
zung abgetragen, und es werden die vorgesehenen
Fremdatome zur Bildung von Trennbereichen eindotiert Die Vorgänge der Siliziumdioxid-Maskenfilmbildung und des Photoätzens werden wiederholt, um
einmal Basis-Fremdatome und zum anderen Emitter-Fremdatome zu dotieren. Schließlich wird ein
Siliziumdioxid-Isolierfilm gebildet, worauf eine Metallaufdampfung und das anschließende Photoätzen der
Metallschicht ;:um Zweck der Elektrodenanbringung und der Verdrahtung folgen, so daß ein IC-Transistor
hergestellt wird.
Dei Siliziumdioxidfilm wirkt dabei sowohl als Maskenfilm oder -schicht als auch als isolierfilm oder
-schicht, weshalb die nach dem bisher üblichen Verfahren hergestellten Halbleitervorrichtungen die bei
den Fertigungsvorgängen als Maske dienenden Siliziumdioxidfilme behalten. Dabei ist darauf hinzuweisen,
daß diese Maskenfilme im Verlauf der Fertigung der Halbleitervorrichtung mehrfach einer Wärmebehandlung
unterworfen werden. Infolgedessen enthalten diese Filme unweigerlich eine erhebliche Menge an unerwünschten
Metallalkali-Verunreinigungen, iypischerweise Natriumionen, die hauptsächlich von einem bei
Erwärmungsvorgang usw. benutzten Wärmeverteilerrohr herrühren. Diese unerwünschten Verunreinigungen
neigen zur Bildung von Kanälen im Kollektor- und Basis-Bereich der hergestellten Halbleitervorrichtungen,
was zum Fließen eines großen Erzeugungs-Rekombinationsstroms führt. Hierdurch wird das 1/f-P.auschen
vergrößert, während die zwischen Kollektor und Basis bzw. Kollektor und Emitter auszuhaltenden Spannungen
vermindert werden.
Aus der FR-PS 20 11 823 ist es bekannt, nach der Herstellung sämtlicher für eine Halbleiteranordnung im
Halbleitersubstrat erforderlichen Halbleiterbereiche die Maskenfilme abzutragen und dadurch die gesamte
Halbleiteroberfläche freizulegen und anschließend auf die freigelegte Oberfläche Passivierungsschichten aufzubringen.
Diese Passivierungsschichten bestehen beispielsweise jus einer Siliziumoxydschicht, auf der eine
weitere Phosphoroxydschicht angeordnet ist. Diese Verbundschicht hat zwar eine gewisse Pa.^sivierungswirkung,
ist jedoch insbesondere dann nicht gegen eine Oxidation widerstandsfähig, wenn im Laufe der
Fertigstellung der Halbleitervorrichtung vorbestimmte Bereiche der Phosphoroxydschicht abgetragen werden.
Für den Fall der Aufbringung einer noch weiteren Isolierschicht können die erwähnten Passivierungsschichten
bzw. Passivierungsschicht auch nicht als Maske dienen, wenn beispielsweise zur Ausbildung der
weiteren Isolierschicht selektive Bereiche oxidiert werden sohlen.
Aus der Literaturstelle »Solide State Technology«, Vol. 18, April 1975, Nr. 4. S. 71 ist es über den
Gattungsbegriff des Anspruchs 1 hinaus bekannt, ein Halbleitersubstrat aus Silizium zu verwenden und den
polykristallinen Siliziumfilm zunächst auf der Gesamtoberfläche des ersten Isolierfilms auszubilden und
vorbestimmte Bereiche des durchgehenden polykristallinen Siliziumfilms durch Ätzen selektiv abzutragen,
Dies geschieht jedoch hier für die Ausbildung von bestimmten Dotierungszonen im Inneren des Halbleitersubstrats,
wobei beispielsweise bei einem Hcrstellungsvcrfahrensschritt
die gesamte Oxydschicht auf der Oberfläche des polykristallinen Siliziumfilms abgetragen
wird und nach Fertigstellung der jeweiligen Übergänge bzw. Doth.mngszonen im Inneren des
Halbleitersubstrats das gesamte Gebilde durch eine Glasschicht abgedeckt wird,
Aus der US-PS 35 58 374 ist ein Verfahren zur Herstellung von Halbleitervorrichtungen bekannt, bei
dem auf einem Siliziumoxydfilm ein polykristalliner Siliziumfilm durch chemisches Aufdampfen mittels
thermischer Zersetzung von Monosilan ausgebildet wird und die thermische Zersetzung des Monosilan in
Gegenwart von Phosphor oder eines Gemisches aus Phosphor und Arsen durchgeführt wird.
ίο Aus der Zeitschrift »Journal Electrochem. Soc.«7 Band
121,1974, Nr. 6, Seiten 809 bis 815 ist ein Verfahren zur Herstellung eines Siliziumdioxidfilmes bekannt, bei dem
das aus Silizium bestehende Halbleitersubstrat in einem Mischgasstrom aus gasförmigem Wasserstoff, gasförmigern
Sauerstoff und einem Gas einer halogenhaltigen Verbindung hergestellt wird, und bei dem als halogenhaltige
Verbindung Chlorwasserstoff oder Trichlorethylen verwendet wird.
Schließlich ist es aus der US-PS 35 71 914 bekannt, über eine Siliziumdioxidschicht e'ie Passivierungsschicht aus einem Phosphor enthaltenden Siüziumdioxid aufzubringen.
Schließlich ist es aus der US-PS 35 71 914 bekannt, über eine Siliziumdioxidschicht e'ie Passivierungsschicht aus einem Phosphor enthaltenden Siüziumdioxid aufzubringen.
Die' der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verfahren zur Herstellung einer
Halbleitervorrichtung der eingangs definierten Art zu schaffen, durch welches unerwünschte Verunreinigungen
bzw. Fremdatome die elektrischen Eigenschaften der Halbleitervorrichtung sehr viel weniger beeinflussen
können und als Folge hiervon die Halbleitervorrich-
in tung nur ein sehr geringes Rausch- oder Störsignal
erzeugt und eine vergleichsweise hohe Spannung auszuhalten vermag.
Ausgehend von dem Verfahren der eingangs definierten Art wird diese Aufgabe erfindungsgemäß
ü dadurch gelöst, daß die Maskenfilme nach der Herstellung sämtlicher für die Halbleitervorrichtung im
Halbleitersubstrat erforderlichen Halbleiterbereiche abgetragen werden, und daß auf den vom polykristallinen
Siliziumfilm unbedeckten Bereichen des ersten
4i) Isolierfilms unter Heranziehung des polykristallinen
FiI .is als Maske selektiv ein zweiter Isolierfilm ausgebildet wird.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß eine nach diesem Verfahren
■π hergestellte Halbleitervorrichtung nicht mv:hr zur
Bildung von Kanälen im Kollektor- und Basisbereich der hergestellten Halbleitervorrichtung neigt und auch
ein stark vermindertes 1/f-Rauschen aufweist, während
die zwischen Kollektor und Basis bzw. Kollektor und
Vi Emitter auszuhaltende Spannungen im Vergleich zu auf
herkömmliche Weise hergestellten Halbleitervorrichtungen erhöht werden. Es hat sich ferner gezeigt, daß
dem polykristallinen Siliziumfilm eine verbesserte Passivierwirkung verliehen werden kann, wenn er mit
ii Phosphor oder eiier Kombination von Phosphor and
Arsen dotiert wird.
Besonders vorteilhafte Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Verfahrens ergeber,
sich aus den Ansp. üchen 2 bis i 7.
w> Im folgenden wird ein Ausführungsbeispiel der
Erfindung anhand der Zeichnung näher erlä'Uert. Es
zeigt
Fig. IA bis IH Schnittansichten zur Darstellung der
Verfahrensschritte bei der Herstellung eines Halbleiter-
ii elements gernäß einem Adsführungsbeispiel der Erfindung,
F i g. 2 eine graphische Darstellung der Störsignalerzeugungszustände
bei einem nach dem erfindunysgemä-
lien Verfahren hergestellten Transistor und einem
Transistor gemäß dem Stand der Technik und
F i g. J eine graphische Darstellung der Aushaltespannungen
/wischen Kollektor und Emitter einerseits bei dem nach dem erfindungsgemäßen Verfahren hergestellten
Transistor und andererseits beim Transistor gemäß dem Stand der Technik.
F- ι g IA zeigt einen Abschnitt 10 einer integrierten
Halbleiter-Vorrichtung, in welchem die gewünschten Tremdatom- bzw. Dotierungsbereiche nach einem
üblichen Verfahren ausgebildet sind. Insbesondere wird der Abschnitt 10 wie folgt gebildet: Zunächst wird eine
epitaxiale η-leitende Schicht 3 auf einem Siliziumplattchrn
1 ausgebildet, in welchem eingelassene η · -Schichten 2 ausgebildet sind. Anschließend wird durch
Oxydation ein Siliziumdioxidfilm auf der Epitaxialschicht 3 ausgebildet und durch Photoätzen unter
Ausbildung einer Maske selektiv abgetragen, worauf p-Leitung hervorrufende Fremdatome zur Bildung von
Trennbereichen 4 in die Epitaxialschicht 3 eindotiert werden. Die Verfahrensschritte der Siliziumdioxidfilmbildung
und des Photoätzens werden unter Dotierung mit p-Fremdatomen wiederholt, um einen Basisbereich
5 und gleichzeitig einen Widerstandsbereich 6 herzustellen. Die genannten Verfahrensschritte werden hierauf
erneut unter Dotierung mit n-Fremdatomen wiederholt, um einen Emitterbereich 7 herzustellen. Auf diese Weise
wird der Abschnitt 10 einer integrierten Halbleiter-Vorrichtung
erhalten, der einen Maskenfilm 8 aus Siliziumdioxid aufweist, welcher aus den bei den
Fremdatom-Dotieriingsschritten benutzten Masken auf der Oberfläche der Epitaxialschicht 3(Fi g. I A) besteht.
Darauf wird der Maskenfilm 8 mittels einer Ätzlösung, etwa einem Gemisch aus Salzsäure. Schwefelsäure
und Essigsäure oder einer verdünnten Fluorwasserstoffsäure, oder durch Plasmaätzung unter
Verwendung von Tetrafluormethan od. dgl. vollständig abgetragen, so daß gemäß Fig. 1 B die Oberfläche 9 des
Halbleitersubstrats freigelegt wird. Der Ausdruck »Halbleitersubstrat« bezieht sich hierbei auf den
Abschnitt, z. B. die Epitaxialschicht 3 oder das Halbieiterplättchen. der eine Oberfläche besitzt, auf
welcher schließlich ein Isolierfilm ausgebildet werden soll.
Gemäß Fig. IC wird auf der so freigelegten Oberfläche 9 des Haibleitersubstrats ein erster Isolierfilm
11 ausgebildet. Vorzugsweise wird dieser Isolierfilm 11 aus Siliziumdioxid hergestellt, das durch Oxydation
des Substrats beim Erhitzen desselben in einem Mischgasstrom mit gasförmigem Wasserstoff, gasförmigem
Sauerstoff Uiid einem Gas einer halogenhaltigen
Verbindung, wie Chlorwasserstoff oder Trichloräthylen, erzeugt wird. Üblicherweise erfolgt das Erwärmen
während 30 min auf eine Temperatur von etwa 10000C,
wodurch ein Siliziumdioxidfilm mit einer Dicke von ungefähr 1500Ä gebildet wird. Der auf diese Weise
hergestellte Oxidfilm besitzt eine auffallend geringe Häufigkeit von nadeiförmigen Feinlöchern, und er
enthält keinerlei Natriumionen. Aus diesem Grund ist es äußerst unwahrscheinlich, daß in dem vom ersten
Isolierfilm 11 bedeckten Basis- oder Kollektorbereich Kanäle entstehen können.
Danach wird gemäß Fig. ID auf der gesamten
Oberfläche des ersten Isolierfilms 11 ein polykrisialliner
Silizium-Film 12 ausgebildet. Vorzugsweise erfolgt die
Ausbildung des polykristallinen Si-Films 12 durch
thermische Zersetzung von Monosilan (SiH*). Der
polykristalline Si-FiIm 12 wird im allgemeinen mit einer Dicke von etwa 8000 A ausgebildet.
Der auf diese Weise hergestellte polykristalline Si-FiIm 12 wird durch Pholoä'tzen oder Plasmaätzen
selektiv abgetragen, so daß ein polykristalliner Si-FiIm
■ 12a selektiv auf denjenigen Abschnitten des ersten
Isolierfilms 11 gebildet wird, unter denen gemäß Fig.! E die Trennbereiche 4, der Basisbereich 5, der
Emitterbereich 7 und der Widerstandsbereich 6 vorgesehen sind. Für das Photoätzen wird eine
" Ätzlösung aus Fluorwasserstoffsäure, Salpetersäure, Essigsäure und |od bevorzugt. Wenn dagegen die
selektive Abtragung des polykristallinen Si Films 12 durch Plasmaätzen erfolgt, wird vorzugsweise Tetrafluormethan
(CF4) benutzt.
Hierauf wird über den freigelegten Abschnitten des ersten Isolierfilms 11 und des polykristallinen Si-Films
I2;i gemäß Fig. IF ein zweiter Isolierfilm 1.3a, 13b
hergestellt. Dabei kann die Anordnung vorzugsweise so getroffen sein, daß die über dem polykristallinen Si-KiIm
" 12a gebildeten Abschnitte des zweiten Isolierfilms
dicker sind als die Abschnitte über den freigelegten Bereichen des ersten Isolierfilms 11. Hierfür erfolgt eine
zweistündige Erhitzung bei etwa 11000C in einem
Mischgasstrom aus gasförmigem Wasserstoff, gasförmi-
■"' gern Sauerstoff und einem Gas einer halogenhaltigen
Verbindung, wie Chlorwasserstoff oder Trichloräthylen. Bei dieser Wärmebehandlung kann ein etwa 0,5 μιη
dicker zweiter Isolierfilm 13a aus Siliziumdioxid über dem polykristallinen Si-FiIm 12 und gleichzeitig ein
> etwa 0,4 μιτι dicker zweiter Isolierfilm \3b aus
Siliziumdioxid über dem freigelegten Bereich des ersten Isolierfilms 11 ausgebildet werden. Dabei ist wichtig zu
beachten, daß der Bereich unter dem polykristallinen Si-FiIm 12a durch diese Wärmebehandlung nicht
oxidiert wird, während der Bereich unter dem freigelegten ersten Isolierfilm 11 oxydiert wird. Die
Wärmebehandlung ermöglicht damit eine selektive Oxydation, bei welcher der polykristalline Si-FiIm 12a
als Maske wirkt. Ein Siliziumdioxidfilm wird durch diese
ί! selektive Oxydation auch unter den freigelegten
Abschnitten des ersten Isolierfilms 11. d.h. im Kollektorbereich, ausgebildet.
Das Vorhandensein des Siliziumdioxidfilms im Kollektorbereich dient zur Verhinderung einer Kanalbildung,
die anderenfalls durch eine Verringerung der Fremdatomkonzentration um die Oberfläche des
Basisbereichs 5 herum hervorgerufen werden würde. Außerdem können durch die selektive Oxydation lokale
Widerstandsschwankungen des Widerstandsbereichs 6 verhindert werden.
Weiterhin wird durch das Vorhandensein des vergleichsweise dicken zweiten Isolierfilms 13fr am
Kollektorbereich eine Umpolung des Kollektorbereichs verhindert, die anderenfalls durch die Spannung der für
'"' den Betrieb des Halbleiterelements verwendeten
Stromquelle hervorgerufen werden würde.
Fig. IG zeigt einen mit Phosphor oder einem
Gemisch aus Phosphor und Arsen dotierten Siliziumdioxidfilm 14. Der eine Dicke von etwa 03 μπι besitzende
dotierte Siliziumdioxidfilm 14 wird durch chemisches Aufdampfen gebildet, d.h. durch Oxydieren von
Monosilan in Gegenwart von Phosphor oder eines Gemisches aus Phosphor und Arsen. Es ist darauf
hinzuweisen, daß durch das Dotieren mit Phosphor oder
-" Phosphor-Arsen die Passivierwirkung des dotierten
Siliziumdioxidfilms verbessert wird. Mit Phosphor wird üblicherweise in einer Konzentration von 8 χ ΙΟ20 bis
2 χ ΙΟ21 Atome/cm3 dotiert Mit Arsen kann bis zur
gleichen Konzentration dotiert werden.
Nach der Ausbildung des dotierten Siliziumdioxid
films 14 erfolgt ein Anlassen oder Glühen für etwa IO
min bei etwa 1000 C in einer oxydierenden oder
nichtoxydierenden Atmosphäre, worauf die unerwünschten
Verunreinigungen oder Iremdatonie durch
Waschen mit f'hosphorylchlorid (I1OCIi) entfernt
werde:· Schließlich wird der dotierte Siliziumdioxitlfilm
selektiv weggeätzt, um vorbeslimmle Abschnitte ties Malbleitersubstrats freizulegen. Danach wird eine
Metallschicht, etwa eine Aluminiumschicht, aufgedampft,
und eine Llektrodc 15 gemäß I ι g. 111 wird
durch selektives l'hotoiit/en der Metallschicht ausgebildet.
Beim beschriebenen Atisfuhrungsbeispiel wird der
polycristalline Si-IiIm 12 durch thermische Zersetzung
von SiI I., gebildet. Wenn diese thermische Zersetzung in Gegenwart von Phosphor oder eines Gemisches aus
r miSj'/Mur iittu /\iscn (.lineiigeiiitii i wird, lsi tier
erhaltene polycristalline Si-IiIm mit Phosphor bzw. Phosphor und Arsen dotiert, wodurch die Passivierungswirkung
des poly-Si T'ilms weiter verbessert wird. Die
Dotierung mit Phosphor und Arsen erfolgt in der vorher angegebenen Konzentration.
I i g. 2 veranschaulicht den Rauch- otler Storsignalerzeugungszustand
einmal eines nach dem erfindungsgemallen Verfahren hergestellten Transistors und zum
anderen eines Transistors gemäß dem Stand der Technik, d. h. eines solchen, der noch den bei der
Formung der Halblciterbereiche als Maske benutzten
SilizHir .dioxidfilm trägt. In I i g. 2 sind auf der Ordinate
der Storsignalfaktor Nl" in df! und auf der Abszisse die
Frequenz in Hz aufgetragen. Die ausgezogene Linie bezieht sich auf die Krfiiidung und die gestrichelte Linie
auf den Stand der Technik. Die in T i g. 2 ausgewerteten
Werte wurde unter folgenden liedingungen erhalten: Kolleklorstrom /, =Ι0()μΛ: Spannung zwischen Kollektor
und [.miller V1, = 5 V und Signalquellcnwiderstancl
Kg =■· I V.u. I i g. 2 läßt einen deutlichen Vorteil der
Lrfindurig gegenüber dem Stand der Technik in bezug auf die I/I-Sio" ignalerzeugimg erkennen.
I i g. i verdeutlicht die Fleziehiing zwischen dem
Stromverstärkiingsfaktor I! und der AushaUcspannung
V, /,!zwischen Kollektor und Lmitter.d. h. der zwischen
letzleren auszuhaltenden Spannung, zum einen für den nach dem erfindungsgemäßcn Verfahren hergestellten
'transistor und zum anderen für den Transistor gemäß
dem Stand der Technik. Dabei bezieht sich die ausgezogene Linie auf die Lrfiiulung und die gestrichelte
Linie auf den Stand der Technik. I ι g. 3 zeigt deutlich,
daß tier erfindungsgemäl.l hergestellte Transistor eine
merklich höhere Aushaltespan;iiing V1/n besitzt als tier
nach dem bisher üblichen Verfahren hergestellte ii.iiiMsiiM. nii'icim foigi. u.ii! tier er niiiniiigsgeinäi)
r:ergestellte Transistor nur einen bemerkenswert niedrigen I IuH eines Lizeugungs Rekombinationsstroms auf tier Oberfläche ties llalbleiterbercichs zuläßt,
und zwar verglichen mit item nach dem Stand der
Technik hergestellten Transistor.
Line nach dem erfmtlungsgemäßen Verfahren hergestellte
Halbleitervorrichtung vermag ein nur niedriges Storsignal zu erzeugen, und sie kann eine auffällig hohe
Aushaltespannung besitzen.
Das vorstehend beschriebene Ausführungsbeispiel
erläutert die Anwendung der Lrfindung auf die Herstellung eines Transistors in einer integrierten
Schaltkreis-Vorrichtung. Die Lrfindung ist jedoch auch weitgehend auf die Herstellung von Halbleitervorrichtungen,
beispielsweise von Dioden. "Thyristoren. ITfIs
usw.. anwendbar.
Hierzu 2 Blatt Zeichnurmcn
Claims (17)
1. Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem in vorhergehenden Verfahrensstufen
verwendete Maskenfilme abgetragen werden und dadurch die Gesamtoberfläche des Halbleitersubstrats
freigelegt wird, bei dem sodann auf der freigelegten Substratoberfläche ein erster Isolierfilm
ausgebildet wird, auf dessen Oberfläche selektiv ein polykristalliner Siliziumfilm hergestellt wird, der den
ersten Isolierfilm an vorherbestimmbaren Stellen bedeckt, dadurch gekennzeichnet, daß die
Maskenfilme (8) nach der Herstellung sämtlicher für die Halbleitervorrichtung im Halbleitersubstrat (I)
erforderlichen Halbleiterbereiche (2 bis 6) abgetragen werden, und daß auf dem vom polykristallinen
Siliziumfilm (XIa) unbedeckten Bereichen des ersten
Isolierfilms (11) unter Heranziehung des polykristallinen
Films (XIa) als Maske selektiv ein zweiter isolierfilm ausgebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Halbleitersubstrat (1) aus Silizium
verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der r-elektiv ausgebildete
polykristalline Siliziumfilm (YIa) in der Weise
hergestellt wird, daß auf der Gesamtoberfläche des ersten Isolierfilms (11) ein durchgehender polykristalliner
Siliziumfilm (12) durch chemisches Aufdampfen mil: Js thermischer Zersetzung von Monosilan
ausgebildet wird und vrbestimmte Bereiche des durchgehenden polykristallinen Siliziumfilms
durch Ätzen selektiv abgetrager -verden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der erste Isolierfilm (11) aus
Siliziumdioxid hergestellt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß der erste Isolierfilm (11) durch Erhitzen des Halbleitersubstrats in einem Mischgasstrom
aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen
Verbindung hergestellt wird.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der zweite Isolierfilm (13a, 136)
aus Siliziumdioxid hergestellt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Siliziumdioxid des zweiten
Isolierfilms (13a, 136J durch Erhitzen des Halbleitersubslrats
in einer oxydierenden Atmosphäre gebildet wird, wobei sich der zweite Isolierfilm (13a, \3b)
in die unter den unbedeckten Bereichen des ersten Isolierfilms (II) gelegenen Abschnitte des Substrats
und über den selektiv ausgebildeten polykristallinen Siliziumfilm (12a^erstreckt.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als oxydierende Atmosphäre für die
Herstellung des zweiten Isolierfilms (13a, i3b) ein Mischgasstrom aus gasförmigem Wasserstoff, gasförmigem
Sauerstoff und einem Gas einer halogenhaltigen Verbindung benutzt wird.
9. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die thermische Zersetzung von
Monosilan in Gegenwart von Phosphor oder eines Gemisches aus Phosphor und Arsen durchgeführt
wird.
10. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß für die Herstellung des ersten
ι ο
Isolierfilms als halogenhaltige Verbindung Chlorwasserstoff
oder Trichloräthylen verwendet wird.
11. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß der zweite Isolierfilm (i3a) auf dem selektiv ausgebildeten polykristallinen Siliziumfilm
(12ajdicker ist als der zweite Isolierfilm (136^aUf den
unbedeckten Bereichen des ersten Isolierfilms (11).
12. Verfahren nach Anspruch 8, dadurch gekennzeichnet,
daß für die Herstellung des zweiten Isolierfilms als halogenhaltige Verbindung Chlorwasserstoff
oder Trichloräthylen verwendet wird.
13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß durch Oxydieren von Monosilan in
Gegenwart von Phosphor oder eines Gemisches aus Phosphor und Arsen ein mit Phosphor oder einem
Gemisch aus Phosphor und Arsen dotierter Siliziumdioxidfilm (14) über dem zweiten Isolierfilm (13a,
i3b) ausgebildet wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Halbleitervorrichtung ein
Transistor mit Kollektor-, Basis- und Emitterbereichen ist.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der erste Isolierfilm (11) etwa
0,15 μπι dick ist.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der zurückgebliebene polykristalline
Siliziumfilm (\2a) auf den Abschnitten des ersten Isolierfilms (11) angeordnet ist, welche den
Basis- und Emiuerbereichen entsprechen, und daß er eine Dicke von etwa 0,8 μΐη besitzt.
17. Verfahren nach Anspruch 16. dadurch gekennzeichnet, daß der zweite Isolierfilm (13a^ auf
den unbedeckten Bereichen des ersten Isolierfilms (11) etwa 0,4 μιη und daß der zweite Isolierfilm (Mb)
auf dem verbliebenen polykristallinen Siliziumfilm (12a^etwa 0,5 μπι dick ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50144254A JPS5922380B2 (ja) | 1975-12-03 | 1975-12-03 | ハンドウタイソシノ セイゾウホウホウ |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2654979A1 DE2654979A1 (de) | 1977-06-16 |
DE2654979B2 true DE2654979B2 (de) | 1979-02-22 |
DE2654979C3 DE2654979C3 (de) | 1979-10-11 |
Family
ID=15357812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2654979A Expired DE2654979C3 (de) | 1975-12-03 | 1976-12-03 | Verfahren zur Herstellung einer Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4123564A (de) |
JP (1) | JPS5922380B2 (de) |
DE (1) | DE2654979C3 (de) |
FR (1) | FR2334205A1 (de) |
GB (1) | GB1552021A (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4251571A (en) * | 1978-05-02 | 1981-02-17 | International Business Machines Corporation | Method for forming semiconductor structure with improved isolation between two layers of polycrystalline silicon |
JPS5555559A (en) * | 1978-10-19 | 1980-04-23 | Toshiba Corp | Method of fabricating semiconductor device |
US4353777A (en) * | 1981-04-20 | 1982-10-12 | Lfe Corporation | Selective plasma polysilicon etching |
US4461071A (en) * | 1982-08-23 | 1984-07-24 | Xerox Corporation | Photolithographic process for fabricating thin film transistors |
US4604789A (en) * | 1985-01-31 | 1986-08-12 | Inmos Corporation | Process for fabricating polysilicon resistor in polycide line |
JPS61214555A (ja) * | 1985-03-20 | 1986-09-24 | Hitachi Ltd | 半導体装置 |
US4819056A (en) * | 1986-07-03 | 1989-04-04 | Delco Electronics Corporation | Hybrid thick film circuit device |
US5189508A (en) * | 1988-03-30 | 1993-02-23 | Nippon Steel Corporation | Silicon wafer excelling in gettering ability and method for production thereof |
US5198298A (en) * | 1989-10-24 | 1993-03-30 | Advanced Micro Devices, Inc. | Etch stop layer using polymers |
TW214610B (en) * | 1992-08-31 | 1993-10-11 | Siemens Ag | Method of making contact for semiconductor device |
JP3607061B2 (ja) * | 1997-10-29 | 2005-01-05 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
TW578214B (en) * | 2000-05-29 | 2004-03-01 | Tokyo Electron Ltd | Method of forming oxynitride film or the like and system for carrying out the same |
RU2629657C2 (ru) * | 2016-02-24 | 2017-08-30 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления полупроводникового прибора |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3930067A (en) * | 1966-04-16 | 1975-12-30 | Philips Corp | Method of providing polycrystalline layers of elementtary substances on substrates |
US3632433A (en) * | 1967-03-29 | 1972-01-04 | Hitachi Ltd | Method for producing a semiconductor device |
US3837905A (en) * | 1971-09-22 | 1974-09-24 | Gen Motors Corp | Thermal oxidation of silicon |
US3795557A (en) * | 1972-05-12 | 1974-03-05 | Lfe Corp | Process and material for manufacturing semiconductor devices |
US3887726A (en) * | 1973-06-29 | 1975-06-03 | Ibm | Method of chemical vapor deposition to provide silicon dioxide films with reduced surface state charge on semiconductor substrates |
JPS5197385A (en) * | 1975-02-21 | 1976-08-26 | Handotaisochino seizohoho |
-
1975
- 1975-12-03 JP JP50144254A patent/JPS5922380B2/ja not_active Expired
-
1976
- 1976-12-02 GB GB50318/76A patent/GB1552021A/en not_active Expired
- 1976-12-02 US US05/746,897 patent/US4123564A/en not_active Expired - Lifetime
- 1976-12-03 FR FR7636575A patent/FR2334205A1/fr active Granted
- 1976-12-03 DE DE2654979A patent/DE2654979C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4123564A (en) | 1978-10-31 |
JPS5267969A (en) | 1977-06-06 |
GB1552021A (en) | 1979-09-05 |
DE2654979A1 (de) | 1977-06-16 |
FR2334205A1 (fr) | 1977-07-01 |
FR2334205B1 (de) | 1980-10-10 |
DE2654979C3 (de) | 1979-10-11 |
JPS5922380B2 (ja) | 1984-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0010596B1 (de) | Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen | |
DE3231987C2 (de) | Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement | |
EP0010624B1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
DE3841588C2 (de) | ||
DE3901114C2 (de) | Verfahren zur Herstellung einer Gateelektrode | |
DE1903961A1 (de) | Integrierte Halbleiteranordnung | |
EP0001550A1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
DE2423846A1 (de) | Verfahren zur herstellung eines halbleiter-bauelements | |
DE4337889B4 (de) | Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
DE1223951B (de) | Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen | |
DE2641752B2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE2654979B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE2539943A1 (de) | Verfahren zum stabilisieren von mos-bauelementen | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE3625860A1 (de) | Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben | |
DE4313042C2 (de) | Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür | |
DE1514018A1 (de) | Verfahren zur Verbesserung der Betriebseigenschaften von Halbleiterbauelementen | |
DE4244115C2 (de) | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung | |
DE2211709C3 (de) | Verfahren zum Dotieren von Halbleitermaterial | |
DE2839933A1 (de) | Integrierte schaltung mit isolierendem substrat | |
DE3131875A1 (de) | "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur" | |
DE2439535A1 (de) | Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien | |
DE2658304A1 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8328 | Change in the person/name/address of the agent |
Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |