DE4444055A1 - Verfahren zur Herstellung einer Diode und Diode - Google Patents

Verfahren zur Herstellung einer Diode und Diode

Info

Publication number
DE4444055A1
DE4444055A1 DE4444055A DE4444055A DE4444055A1 DE 4444055 A1 DE4444055 A1 DE 4444055A1 DE 4444055 A DE4444055 A DE 4444055A DE 4444055 A DE4444055 A DE 4444055A DE 4444055 A1 DE4444055 A1 DE 4444055A1
Authority
DE
Germany
Prior art keywords
silicon wafer
layer
doping
silicon
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4444055A
Other languages
English (en)
Inventor
Herbert Dr Goebel
Vesna Biallas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4444055A priority Critical patent/DE4444055A1/de
Priority to US08/544,417 priority patent/US5686319A/en
Priority to JP7320428A priority patent/JPH08222744A/ja
Publication of DE4444055A1 publication Critical patent/DE4444055A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/039—Displace P-N junction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/983—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Herstellung einer Diode nach der Gattung des Anspruchs 1 und von einer Diode nach der Gattung des Anspruchs 6. Aus der Druckschrift DE-OS 41 33 820 ist bereits eine Diode und ein Verfahren zur Herstellung einer Diode bekannt, wobei der pn-Übergang der Diode dadurch hergestellt wird, daß ein positiv dotierter Siliziumwafer mit einem negativ dotieren Siliziumwafer nach dem Silizium-Verschmelzungs-Verfahren bei einer Temperatur von 1080°C gebondet werden. Der negativ dotierte Siliziumwafer weist eine niedrig dotierte Schicht und eine hoch dotierte Schicht auf. Die niedrig dotierte Schicht wird auf den positiv dotierten Siliziumwafer gebondet.
Weiterhin ist es bekannt, Mithilfe von epitaktisch aufgebrachten Schichten sogenannte Epi-Dioden herzustellen, wobei zum Beispiel auf einen hoch positiv dotierten Siliziumwafer epitaktisch eine dünne, niedrig negativ dotierte Siliziumschicht epitaktisch aufgebracht wird. Dies erfolgt bei einer Temperatur von 1250°C.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den Merkmalen des Anspruchs 1 hat demgegenüber den Vorteil, daß die Diode, vorzugsweise eine Zenerdiode, kostengünstig herzustellen ist, da ein aufwendiges Dotierverfahren entfällt. Ein für das Handling ausreichend dicker hoch dotierter p-Wafer kann verwendet werden, so daß keine tiefe p-Dotierung notwendig ist.
Als weiterer Vorteil ist anzusehen, daß eine besonders verlustarme Diode hergestellt wird, da die Flußspannung besonders niedrig ist. Als zusätzlicher Vorteil ist anzusehen, daß die Durchbruchspannung sehr genau eingestellt wird. Im Vergleich zu Epi-Dioden, die mittels aufgebrachter Epi-Schicht hergestellt werden, wird beim Silizium-Verschmelzungs-Verfahren eine deutlich niedrigere Temperatur für relativ kurze Zeit benötigt, so daß ein sehr scharfer p-n-Übergang entsteht. Ein Autodoping (Dotierung der niedrig dotierten Schicht aus der hoch dotierten Schicht) der niedrig dotierten Schicht wird im Gegensatz zu Epi-Dioden sicher verhindert. Die erfindungsgemäße Diode mit den Merkmalen des Anspruchs 6 hat demgegenüber den Vorteil, daß trotz der niedrigen negativen Dotierung ein ohmscher Kontakt mit geringem Übergangswiderstand ohne eine Zusatzdotierung erreicht wird.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Anspruch 1 angegebenen Verfahrens und der im Anspruch 6 angegebenen Diode möglich. Besonders vorteilhaft ist es, als Haftschicht auf die niedrig negativ dotierte Schicht Chrom aufzubringen, wobei der Chromschicht ein geringer Prozentsatz an Arsen beigemischt wird. Ein guter ohmscher Kontakt wird bei einem Prozentsatz (Gewichtsprozent) von 0,5 bis 10% und insbesondere bei einem Prozentsatz von 1 bis 5% erreicht.
Zeichnung
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen
Fig. 1 eine hoch dotierte p- und eine niedrig dotierte n-Schicht, Fig. 2 eine hoch dotierte p- und eine gedünnte, niedrig dotierte n- Schicht, Fig. 3 eine Diode mit vollständiger, lötfähiger Metallisierung auf beiden Seiten.
Beschreibung des Ausführungsbeispiels
Fig. 1 zeigt schematisch einen hoch positiv dotierten Siliziumwafer 1, der nach dem Silizium-Verschmelzungs- Verfahren mit einem niedrig negativ dotierten Siliziumwafer 2 verbunden worden ist. Das Silizium-Verschmelzungs- Verfahren ist ausführlich in DE-OS 41 33 820 beschrieben. Weitergehende Einzelheiten über das Silizium-Verschmelzungs- Verfahren sind der DE-OS 41 33 820 zu entnehmen. Die Temperatur bei dem Silizium-Verschmelzungs-Verfahren liegt vorzugsweise im Bereich von 1000°C bis 1100°C. Bei diesem Temperaturbereich wird zum einen eine gute Verbindung zwischen den Siliziumwafern erreicht und zum anderen eine Dotierung des schwach dotierten Siliziumwafer so gering wie möglich gehalten. Es wird ein abrupter p-n-Übergang erhalten.
Anstelle des hoch positiv dotierten Siliziumwafers 1 und des niedrig negativ dotierten Siliziumwafers 2 kann auch ein hoch negativ dotierter Siliziumwafer und ein niedrig positiv dotierter Siliziumwafer verwendet werden. Für den hoch positiv dotierten Siliziumwafer 1 wird zum Beispiel eine Dotierung von 10²⁰ Atomen pro Kubikzentimeter verwendet. Der niedrig negativ dotierte Siliziumwafer 2 weist entsprechend der gewünschten Durchbruchspannung eine Dotierung von 5 × 10¹⁶ bis 1 × 10¹⁸ Atomen pro Kubikzentimeter auf.
Der niedrig dotierte Siliziumwafer 2 wird nach dem Verschmelzen mit dem hoch positiv dotierten Siliciumwafer 1 auf eine vorgegebene Dicke abgeschliffen, so daß der Serienwiderstand des niedrig negativ dotierten Siliziumwafers 2 möglichst gering wird, um eine minimale Flußspannung zu erreichen, wobei jedoch eine vorgegebene Durchbruchspannung erhalten bleibt. Mit einer Dicke des niedrig negativ dotierten Siliziumwafers 2 von 25 µm wird bei 100 A Strom eine Flußspannung von 0,9 V erreicht, wobei die gewünschte Durchbruchspannung von 40 V erhalten bleibt. Ein weiteres Abschleifen des niedrig negativ dotierten Siliziumwafers 2 verringert die Durchbruchspannung abrupt.
Das Silizium-Verschmelzungs-Verfahren ist hier vorteilhaft, da für ein sicheres Handling ein ausreichend dicker, hoch positiv dotierter Siliziumwafer verwendet werden kann und eine tiefe p-Dotierung nicht notwendig ist. Eine bevorzugte Dicke des hoch positiv dotierten Siliziumwafers 1 liegt zwischen 200 und 600 µm. Für eine niedrige Flußspannung sind Dicken des negativ dotierten zweiten Wafers von 100 bis 25 µm vorteilhaft. Entsprechende Werte gelten bei einem hoch negativ dotierten Siliziumwafer und einem gering positiv dotierten Siliziumwafer.
Fig. 2 zeigt einen hoch positiv dotierten Siliziumwafer 1, auf den ein niedrig negativ dotierter Siliziumwafer 2 gebondet ist, der auf eine Dicke von 25 µm abgeschliffen ist. Auf den gedünnten niedrig negativ dotierten Siliziumwafer 2 wird, wie in Fig. 3 dargestellt ist, eine erste Metallisierungsschicht 3 aufgebracht, die aus Chrom besteht und einen geringen Prozentsatz an Arsen enthält, der zwischen 0,5 und 10% liegt. Gute ohmsche Kontakte werden zwischen dem niedrig negativ dotierten Siliziumwafer 2 und der Chromschicht erreicht, wenn die Chromschicht 1 bis 5% Arsen aufweist. Sehr gute ohmsche Eigenschaften werden mit 1% Arsen erreicht. Auf den hoch positiv dotierten Siliziumwafer 1 wird eine zweite Metallisierungsschicht 4 aus reinem Chrom aufgebracht. Anschließend wird, wie in Fig. 3 dargestellt, auf die Chromschicht 3 mit Arsen und auf die reine Chromschicht 4 eine dritte Metallisierungsschicht 5 aus Nickel und Gold oder Nickel und Silber aufgebracht. Die Metallisierungsschichten 3, 4, 5 werden besonders einfach durch ein einseitiges bzw. beidseitiges Sputterverfahren aufgebracht. Somit wird die gesamte Diode in dem beschriebenen Verfahren ohne einen Diffussionsprozeß hergestellt.
Eine andere Art, einen ohmschen Kontakt zu dem niedrig dotierten Siliziumwafer 2 herzustellen, wird erreicht, indem auf dem niedrig negativ dotierten zweiten Siliziumwafer 2 mit Hilfe einer Diffusion eine stark mit Phosphor dotierte, hoch negative Oberflächenschicht erzeugt wird, auf der eine der bekannten Metallisierungen (z. B. reine Metallschichten aus Cr/Ni/Au oder Ag) aufgebracht werden.

Claims (7)

1. Verfahren zur Herstellung einer Diode, insbesondere einer Zenerdiode, wobei ein erster Siliziumwafer (1), der eine erste Dotierung aufweist, mit einem zweiten Siliziumwafer (2), der eine zweite, niedrigere Dotierung, die invers zur ersten Dotierung ist, aufweist, nach einem Silizium- Verschmelzungs-Verfahren verbunden wird, dadurch gekennzeichnet, daß der zweite Siliziumwafer (2) nach dem Verschmelzen auf eine vorgegebene Dicke abgeschliffen wird.
2. Verfahren nach Anbruch 1, dadurch gekennzeichnet, daß die vorgegebene Dicke in einem Bereich zwischen 10 und 100 µm liegt.
3. Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß das Silizium-Verschmelzungs-Verfahren bei einer Temperatur zwischen 1000°C und 1100°C durchgeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein erster Siliziumwafer (1) mit einer Dicke zwischen 200 und 600 µm verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der zweite Siliziumwafer (2) schwach negativ dotiert ist, daß auf den zweiten Siliziumwafer (2) eine Schicht (3) aus Chrom gemischt mit geringen Mengen von Arsen aufgebracht wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß 0,5 bis 10% Arsen beigemischt werden.
7. Diode, insbesondere Zenerdiode, die eine erste Schicht (1) mit einer positiven Dotierung und eine zweite Schicht (2) mit einer negativen Dotierung aufweist, wobei die negative Dotierung niedriger als die positive Dotierung ist und die zweite Schicht (2) dünner als die erste Schicht (1) ist, wobei die erste und die zweite Schicht mittels eines Silizium-Verschmelzungs-Verfahrens verbunden sind, dadurch gekennzeichnet, daß die zweite Schicht (2) mittels eines Abschleifvorgangs auf eine vorgegebene Dicke abgeschliffen ist, daß auf der zweiten Schicht (2) eine Chromschicht (3) aufgebracht ist, die einen geringen Prozentsatz, vorzugsweise 0,5 bis 10%, Arsen aufweist.
DE4444055A 1994-12-10 1994-12-10 Verfahren zur Herstellung einer Diode und Diode Ceased DE4444055A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4444055A DE4444055A1 (de) 1994-12-10 1994-12-10 Verfahren zur Herstellung einer Diode und Diode
US08/544,417 US5686319A (en) 1994-12-10 1995-10-10 Method for producing a diode
JP7320428A JPH08222744A (ja) 1994-12-10 1995-12-08 ダイオードの製法及びダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4444055A DE4444055A1 (de) 1994-12-10 1994-12-10 Verfahren zur Herstellung einer Diode und Diode

Publications (1)

Publication Number Publication Date
DE4444055A1 true DE4444055A1 (de) 1996-06-13

Family

ID=6535489

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4444055A Ceased DE4444055A1 (de) 1994-12-10 1994-12-10 Verfahren zur Herstellung einer Diode und Diode

Country Status (3)

Country Link
US (1) US5686319A (de)
JP (1) JPH08222744A (de)
DE (1) DE4444055A1 (de)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602778A (en) * 1967-09-25 1971-08-31 Hitachi Ltd Zener diode and method of making the same
DE2031831A1 (de) * 1969-06-27 1972-03-02 Hitachi Ltd Halbleiterdiode und Verfahren zu ihrer Herstellung
JPS62128112A (ja) * 1985-11-29 1987-06-10 Toshiba Corp 半導体基板の製造方法
US4897362A (en) * 1987-09-02 1990-01-30 Harris Corporation Double epitaxial method of fabricating semiconductor devices on bonded wafers
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
JPH0719739B2 (ja) * 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法

Also Published As

Publication number Publication date
US5686319A (en) 1997-11-11
JPH08222744A (ja) 1996-08-30

Similar Documents

Publication Publication Date Title
DE2921971C2 (de) Verfahren zur Herstellung einer Schottky-Diode
EP0588296B1 (de) Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
DE68920094T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE1614283A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE3112921A1 (de) Zener-diode
DE4320780B4 (de) Halbleiteranordnung und Verfahren zur Herstellung
EP3522233A1 (de) Stapelförmige iii-v-halbleiterdiode
EP0557318B1 (de) Verfahren zur herstellung von halbleiterelementen, insbesondere von dioden
DE2104752B2 (de) Verfahren zum Herstellen einer Halbleiter-Kapazitätsdiode
EP0037005B1 (de) Sperrfreier niederohmiger Kontakt auf III-V-Halbleitermaterial und Verfahren zu seiner Herstellung
DE4444055A1 (de) Verfahren zur Herstellung einer Diode und Diode
EP0230508B1 (de) Strukturierter Halbleiterkörper
EP0226739B1 (de) Strukturierte Halbleiterkörper
DE2734072A1 (de) Verfahren zur herstellung von schottky-dioden mit gold-silicium- sperrschicht
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE1806980A1 (de) Halbleiter-Bauelement
DE2008397C3 (de) Verfahren zum Herstellen eines Kontaktes auf einem n-leitenden Galliumarsenidsubstrat
EP1095410B1 (de) Halbleiteranordnung mit ohmscher kontaktierung und verfahren zur kontaktierung einer halbleiteranordnung
DE1961492A1 (de) Auf Druck ansprechende Halbleitervorrichtung
DE2930789C2 (de) Halbleitervorrichtung
DE3041818A1 (de) Halbleiterbauelement
DE2603745C3 (de) Mehrschichtiger Metallanschlußkontakt und Verfahren zu seiner Herstellung
DE69001016T2 (de) Verfahren zur herstellung von wolfram-antimon ohmischen kontakten mit niedrigem widerstand auf iii-iv halbleitermaterialien.
DE3545243A1 (de) Strukturierter halbleiterkoerper
DE1252809B (de) Halbleiterdiode mit einem einkristallinen Halbleiterkörper und mit Rekombinationszentren in der n- und in der p-Zone und Verfahren zum Herstellen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection