DE3545243A1 - Strukturierter halbleiterkoerper - Google Patents

Strukturierter halbleiterkoerper

Info

Publication number
DE3545243A1
DE3545243A1 DE19853545243 DE3545243A DE3545243A1 DE 3545243 A1 DE3545243 A1 DE 3545243A1 DE 19853545243 DE19853545243 DE 19853545243 DE 3545243 A DE3545243 A DE 3545243A DE 3545243 A1 DE3545243 A1 DE 3545243A1
Authority
DE
Germany
Prior art keywords
region
semiconductor body
polycrystalline silicon
blocking
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853545243
Other languages
English (en)
Other versions
DE3545243C2 (de
Inventor
Hans-Joest Herzog
Erich Dr Rer Nat Kasper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19853545243 priority Critical patent/DE3545243C2/de
Publication of DE3545243A1 publication Critical patent/DE3545243A1/de
Application granted granted Critical
Publication of DE3545243C2 publication Critical patent/DE3545243C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft einen strukturierten Halbleiterkörper nach dem Oberbegriff des Patentanspruchs 1.
Die Erfindung ist insbesondere anwendbar zur Herstellung von Transistoren und/oder integrierten Schaltkreisen (IC's) auf der Grundlage eines Silizium (Si)-Substrates.
In der am gleichen Anmeldetag eingereichten deutschen Patentanmeldung mit dem internen Aktenzeichen UL 85/155 ist eine beispielhaft gewählte bipolare Halbleiterstruktur beschrieben, die mit Hilfe von derzeit üblichen Verfahren, z. B. Maskierungsverfahren durch Lithographie, Oxidations-, Diffusions-, Implantations-, Epitaxie- sowie Metallisierungsverfahren herstellbar ist.
Bei einem derart strukturierten Halbleiterkörper ist insbesondere der Sperrbereich, z. B. ein als sperrender pn- Übergang dotierter Halbleiterbereich, lediglich durch kostenungünstige Isolationsdiffusions- und/oder Isolationsoxidationsvorgänge herstellbar. Dabei soll der Sperrbereich einen unerwünschten Stromfluß vermeiden, z. B. zwischen den benachbarten Transistoren eines IC's.
Der Erfindung liegt daher die Aufgabe zugrunde, einen gattungsgemäßen strukturierten Halbleiterkörper anzugeben, bei dem insbesondere der Sperrbereich zuverlässig und kostengünstig herstellbar ist und der eine zuverlässige sowie kostengünstige Weiterbearbeitung ermöglicht.
Diese Aufgabe wird gelöst durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind den Unteransprüchen entnehmbar.
Ein Vorteil der Erfindung besteht darin, daß insbesondere bei der Herstellung von bipolaren Schaltkreisen die Maskierungs- sowie Kontaktierungsvorgänge in kostengünstiger Weise vereinfacht werden können.
Die Erfindung beruht auf der nachfolgend erläuterten Anwendung der sogenannten differentiellen Epitaxie auf Si- haltigem Material, die z. B. aus der Zeitschrift Journal of the Electrochemical Society 132, Seite 2227 (1985), bekannt ist. Dabei wird in einer Ultrahochvakuumanlage (Vakuum kleiner 10-9 mbar) mit Hilfe des Silizium-Molekularstrahlepitaxieverfahrens (Si-MBE) eine Si-Schicht aufgewachsen auf einem Si-Substrat, auf dem einkristalline Si-Bereiche sowie Siliziumdioxid (SiO2)-Bereiche benachbart sind. Durch Wahl der Temperatur des Si-Substrates sowie durch Wahl der Si-Wachstumsrate ist es gleichzeitig möglich, auf den einkristallinen Si- Bereichen einkristallines Si-Material aufzuwachsen während auf den SiO2-Bereichen polykristallines Si-Material abgeschieden wird, dessen spezifische Leitfähigkeit einige Größenordnungen kleiner ist als diejenige des einkristallinen Si-Materials. Es entsteht ein genau bestimmbarer Übergang zwischen polykristallinem und einkristallinem Si-Material. Es ist möglich, die Wachstumsbedingungen so zu wählen, daß polykristallines und einkristallines Si- Material mit gleicher Schichtdicke abgeschieden werden. Dadurch entsteht an dem Übergang eine Stufe, deren Höhe lediglich von der Dicke einer ersten Siliziumdioxidschicht abhängt, die unter dem polykristallinen Silizium vorhanden ist. Für einige Anwendungsfälle ist es jedoch zweckmäßig, die entstandene Stufe zu beseitigen.
Dieser Vorgang wird im folgenden anhand einer beispielhaft gewählten Halbleiterstruktur näher erläutert unter Bezugnahme auf eine schematische Zeichnung. Die
Fig. 1 bis 3 zeigen verschiedene Verfahrensschritte zur Herstellung eines strukturierten Halbleiterkörpers mit einer im wesentlichen ebenen Oberfläche.
Fig. 1 zeigt beispielhaft ein derzeit übliches p-dotiertes Si-Substrat 1, z. B. eine Si-Scheibe mit einem Durchmesser von 75 mm, einer Dicke von ungefähr 0,5 mm und einer (100)- Kristallorientierung. Das Si-Substrat 1 wird zunächst ganzflächig abgedeckt durch eine ungefähr 0,2 µm dicke erste SiO2-Oxidschicht 3, die z. B. thermisch bei einer Temperatur von 950°C hergestellt ist. In diese erste Oxidschicht 2 wird nun nach Maßgabe des herzustellenden Halbleiterkörpers mindestens ein Fenster geätzt, durch welches das Substrat 1 freigelegt wird. Anschließend wird ganzflächig das eingangs erwähnte SiMBE-Verfahren angewandt, wobei bei einer beispielhaft gewählten Temperatur von 650°C dotiertes und/oder undotiertes Silizium abgeschieden wird. Dabei entsteht innerhalb des Fensters ein einkristalliner Si-Halbleiterbereich 3, z. B. mit einer Schichtdicke von 0,6 µm und außerhalb des Fensters, auf der ersten Oxidschicht 2 polykristallines Silizium 4 ebenfalls mit einer Schichtdicke von 0,6 µm. An dem Übergangsbereich entsteht daher eine Stufe 5, deren Höhe der Dicke der SiO2-Oxidschicht 2 entspricht. In einigen Anwendungsfällen, z. B. bei einer nachfolgenden Metallisierung des Si-Halbleiterbereichs 3 und des polykristallinen Siliziums 4 kann die Stufe 5 störend sein, da dort bevorzugt ein störendes Reißen der Metallisierung erfolgt.
Zur Beseitigung der Stufe 5 erfolgt gemäß Fig. 2 ein weiterer ganzflächig angewandter Oxidationsvorgang. Dabei entsteht eine zweite SiO2-Oxidschicht 6, die an ihrer Unterseite eine im wesentlichen ebene durch das polykristalline Silizium 4 und den angrenzenden Halbleiterbereich 3 hindurchgehende Grenzfläche 7 besitzt. Ein derartiger Oxidationsvorgang ist möglich, weil polykristallines Silizium eine größere Oxidationsgeschwindigkeit besitzt als einkristallines Silizium.
Nach einem selektivem Abätzen der zweiten SiO2-Oxidschicht 6, z. B. mit Hilfe eines sogenannten HF-Dips, ensteht gemäß Fig. 3 die im wesentlichen ebene Grenzfläche 7, bei welcher der einkristalline Halbleiterbereich 3 freigelegt ist, z. B. für nachfolgende Dotierungsvorgänge. Eine möglicherweise verbleibende Stufe 5 besitzt dabei eine Höhe von beispielsweise kleiner 10 nm.
Da das polykristalline Silizium 4 eine spezifische elektrische Leitfähigkeit hat, die um einige Größenordnungen kleiner ist als diejenige der einkristallinen Si-Halbleiterbereiche, ist es überraschenderweise möglich, in kostengünstiger Weise passive elektrische Widerstände zu integrieren. Dazu wird beispielsweise während einer n⁺-Dotierung des Emitters in dem polykristallinen Silizium 4 ein Widerstandbereich, so stark dotiert, daß dort eine nutzbare Leitfähigkeit von z. B. 10+2 (Ohm cm)-1 entsteht. Über die geometrischen Ausmaße (Länge, Breite, Dicke) ist dann ein gewünschter Widerstandswert von z. B. 1 kOhm einstellbar. Der Widerstandsbereich ist dann kontaktierbar durch metallische Leiterbahnen. Auf diese Weise ist in kostengünstiger Weise beispielsweise eine Kombination aus mehreren Transistoren und einem passiven Widerstandsnetzwerk als integriertes Bauelement herstellbar.

Claims (4)

1. Strukturierter Halbleiterkörper, zumindest bestehend aus unterschiedlich dotierten Siliziumeinkristall-Halbleiterbereichen, die durch mindestens einen Sperrbereich begrenzt sind, dadurch gekennzeichnet,
- daß der Sperrbereich (2, 4) zumindest teilweise aus polykristallinem Silizium (4) besteht und
- daß der Sperrbereich eine Schichtdicke (d) besitzt, die im wesentlichen gleich derjenigen eines angrenzenden einkristallinen Halbleiterbereichs (3) ist.
2. Strukturierter Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, daß der Sperrbereich (2, 4) und der angrenzende Halbleiterbereich (3) durch diffentielle Molekularstralepitaxie entstanden sind.
3. Strukturierter Halbleiterkörper nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet,
- daß der Sperrbereich (2, 4) zunächst eine größere Schichtdicke besitzt als der angrenzende Halbleiterbereich (3),
- daß durch eine nachfolgende Oxidation eine zweite Oxidschicht (6) entsteht, die eine im wesentlichen ebene durch das polykristalline Silizium (4) und den angrenzenden Halbleiterbereich (3) hindurchgehende Grenzfläche (7) besitzt und
- daß die zweite Oxidschicht (6) durch einen Ätzvorgang bis zu der Grenzfläche (7) entfernt wird.
4. Strukturierter Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in dem polykristallinem Silizium (4) des Sperrbereichs mindestens ein Widerstandsbereich vorhanden ist.
DE19853545243 1985-12-20 1985-12-20 Verfahren zur Herstellung eines strukturierten Halbleiterkörpers Expired - Lifetime DE3545243C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853545243 DE3545243C2 (de) 1985-12-20 1985-12-20 Verfahren zur Herstellung eines strukturierten Halbleiterkörpers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853545243 DE3545243C2 (de) 1985-12-20 1985-12-20 Verfahren zur Herstellung eines strukturierten Halbleiterkörpers

Publications (2)

Publication Number Publication Date
DE3545243A1 true DE3545243A1 (de) 1987-06-25
DE3545243C2 DE3545243C2 (de) 1995-04-06

Family

ID=6289041

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853545243 Expired - Lifetime DE3545243C2 (de) 1985-12-20 1985-12-20 Verfahren zur Herstellung eines strukturierten Halbleiterkörpers

Country Status (1)

Country Link
DE (1) DE3545243C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3918060A1 (de) * 1989-06-02 1990-12-06 Licentia Gmbh Verfahren zur herstellung kapazitaetsarmer bipolarbauelemente
WO1995028741A1 (de) * 1994-04-19 1995-10-26 Siemens Aktiengesellschaft Mikroelektronisches bauelement und verfahren zu dessen herstellung
DE19845789A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
DE19845793A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702790A (en) * 1968-12-02 1972-11-14 Nippon Electric Co Monolithic integrated circuit device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702790A (en) * 1968-12-02 1972-11-14 Nippon Electric Co Monolithic integrated circuit device and method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of the Electrochemical Society, Bd. 132, 1985, No. 9, S. 2227-2231 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3918060A1 (de) * 1989-06-02 1990-12-06 Licentia Gmbh Verfahren zur herstellung kapazitaetsarmer bipolarbauelemente
WO1995028741A1 (de) * 1994-04-19 1995-10-26 Siemens Aktiengesellschaft Mikroelektronisches bauelement und verfahren zu dessen herstellung
US5828076A (en) * 1994-04-19 1998-10-27 Siemens Aktiengesellschaft Microelectronic component and process for its production
DE19845789A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
DE19845793A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
US6465318B1 (en) 1998-09-21 2002-10-15 Institut Fuer Halbleiterphysik Franfurt (Oder) Gmbh Bipolar transistor and method for producing same

Also Published As

Publication number Publication date
DE3545243C2 (de) 1995-04-06

Similar Documents

Publication Publication Date Title
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
EP0078337A2 (de) Kontakteinrichtung zur lösbaren Verbindung elektrischer Bauteile
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
EP0230508A2 (de) Strukturierter Halbleiterkörper
EP1139432A2 (de) Schottky-Diode
DE3545243C2 (de) Verfahren zur Herstellung eines strukturierten Halbleiterkörpers
EP0226739B1 (de) Strukturierte Halbleiterkörper
DE3932277C2 (de)
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE3512841A1 (de) Heterouebergang-bipolartransistor mit planarstruktur und verfahren zu seiner herstellung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
EP0232515B1 (de) Strukturierter Halbleiterkörper
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
EP0232516A1 (de) Strukturierter Halbleiterkörper
DE3716470C2 (de) Verfahren zur Herstellung eines strukturierten Halbleiterkörpers
EP0340497A1 (de) Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE3545239C2 (de) Verfahren zur Herstellung eines Kontaktierungsbereichs auf einem strukturierten Halbleiterkörper
DE1908901C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen
DE3716471C2 (de) Strukturierter Halbleiterkörper

Legal Events

Date Code Title Description
8120 Willingness to grant licenses paragraph 23
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB

8125 Change of the main classification

Ipc: H01L 27/04

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8327 Change in the person/name/address of the patent owner

Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE