DE2062897A1 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2062897A1
DE2062897A1 DE19702062897 DE2062897A DE2062897A1 DE 2062897 A1 DE2062897 A1 DE 2062897A1 DE 19702062897 DE19702062897 DE 19702062897 DE 2062897 A DE2062897 A DE 2062897A DE 2062897 A1 DE2062897 A1 DE 2062897A1
Authority
DE
Germany
Prior art keywords
semiconductor
alloy
contact
gold
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702062897
Other languages
English (en)
Inventor
Kenji Kokubunji Miyamoto Nonmasa Kodaira Tokio Akeyama (Japan) M
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2062897A1 publication Critical patent/DE2062897A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

DA - 4115
Beschreibung zu der Patentanmeldung der Firma
HITACHILIMITED 1-5-1, Marunouchi, Chiyoda-ku, Tokio, Japan
- betreffend
Halbleitervorrichtung und Verfahren zu ihrer Herstellung
Priorität: 26. Dezember 1969, Nr. 104 417; Japan.
Die Erfindung betrifft ein Verfahren zum Ausbilden eines ohmschen Kontakts an einer Halbleitervorrichtung, insbesondere ein Verfahren, mit dem eine vorspringende Elektrode, die Gold enthält, an einem Siliziumbereich eines Leitfähigkeitstyps ausgebildet werden kann.
Ziel der Erfindung ist es, den Beriihrungswiderstand zwischen einem Halbleiterbereich und einer daran angebrächten Elektrode zu vermindern. '
Die Erfindung bezweckt außerdem die Verbesserung der elektrischen Eigenüchaften einer Halbleiterdiode in Durchgangsrichtung.
109829/1608
mm O ^
Weiteres Ziel der Erfindung ist eine Erhöhung der Selektivität Q einer Diode mit variabler Kapazität.
Erfindungsgegenstand ist daher eine Halbleitervorrichtung, die einen Halbleiterkörper eines ersten Leitfähigkeitstyps enthält und die gekennzeichnet ist durch' einen auf dem Halbleiterbereich des Halbleiterkörpers ausgebildeten Kontakt aus einer Legierung, die im wesentlichen aus Gold und einer Verunreinigung besteht und demselben Leitfähigkeitstyp angehört, wie dieser Halbleiterbereich, sowie durch eine zwischen dem Halbleiterkörper und dem Kontakt aus der Legierung angeordnete Schicht eines Eutektikums aus dem Halbleitermaterial, der Verunreinigung und Gold.
Das erfindungsgemäße Verfahren zum Ausbilden eines ohmschen Kontakts auf einem Halbleiterbereich besteht darin, daß man eine aus Gold und einer Verunreinigung bestehende Legierung desselben Leitfähigkeitstyps, wie der Halbleiterbereich, auf dem die Elektrode ausgebildet werden soll, auf den Halb- ' leiterbereich aufbringt, während das Halbleitersubstrat auf eine Temperatur oberhalb des eutektisehen Punkts von Gold und Silizium erhitzt wird und danach ein Metall, wie Silber, auf die Schicht der Legierung aus Gold und Silizium aufträgt« "'..'...
In den Figuren 1 bis 3 sind Schnittansichten einer Halbleitervorrichtung in jeder Stufe des erfindungsgemäßen
109 aas/ta ο β
■■■'"■■■■■■■ ' '■!':· !'! !! !IBB!!! ifip :'
_ 3_ 2Q62897
Verfahrens zum Ausbilden einer Elektrode auf einem vorbestimmten Teil der Oberfläche eines Halbleitersubstrats gezeigt. Die Figur 4 ist eine Schnittansicht einer Halbleitervorrichtung, die nach einer anderen Ausführungsform der Erfindung ausgebildet wurde. Figur 5 ist die graphische Darstellung einer Diodenkennlinie in Durchgangsrichtung für eine erfindungsgemäße Halbleitervorrichtung und eine bekannte Halbleitervorrichtung.
Nachstehend werden einige Ausführungsformen des erfindungsgemäßen Verfahrens zum Ausbilden eines ohmschen Kontakts an einer Halbleitervorrichtung beschrieben. Die verwendete Halbleitervorrichtung ist in diesen- Fällen eine Diode mit PN-Übergangen.
Erste Ausführungsform
Wie in Figur 1 gezeigt ist, wird unter Anwendung konventioneller epitaxischer Wachstumsmethoden eine Siliziumschicht 2 des N-Typs auf einem N+(N-angereicherten) SiIi- * ziumsubstrat ausgebildet. Darauf wird teilweise ein Siliziumoxydfilm erzeugt und $in Diffusionsbereich 3 des P-Typs wird ausgebildet, indem eine Akzeptor-Verunreinigung, wie Bor, durch eine in dem Film 4 angebrachte Öffnung in die Siliziumschicht 2 des N-Typs diffundieren gelassen wird. In der Öffnung des Siliziumoxydfilms 4 wird in der Biffusionsstufe ein weiterer Siliziumoxydfilm 5 ausgebildet
- 4- -109829/1608
und danach wird eine vorbestimmte Oberfläche des Diffusionsbereichs 3 des P-Typs durch selektives Wegätzen des Siliziumoxydfilms 5 freigelegt.
's*
Bs wird eine Legierung aus Gold und einer geringen Menge an Gallium hergestellt. Es ist wünschenswert9 daß die Legierung Gallium in einem Anteil von 0,1 bis 10,0 Gewichtsprozent enthält, der optimale Gehalt beträgt 0,8 bis 1,0 io. Die genannte Legierung wird in einer Dicke von etwa 1000 Angströmeinheiten auf die. Oberfläche des Diffusionsbereiehes 3 des P-Typs unter Bildung eines Films 6 aufgedampft. Dabei wird die Bedingung eingehalten, daß das Substrat auf eine Temperatur oberhalb der eutektischen Temperatur (etwa 370° 0) von Gold und Silizium, beispielsweise auf 400° C, erhitzt v/ird. Danach wird, wie in Figur 2 gezeigt ist, Silber auf die Oberfläche des Legierungsfilms 6 unter Bildung einer Silberschicht 7 von etwa 0,2 Mikron Dicke aufgedampft, während die Temperatur beispielsweise bei 400° C gehalten wird. In der Praxis können diese Filme auf die gesamte Oberfläche des Substrats, einschließlich der Schutzfilme 4 und 5 aufgetragen werden und danach können die Metallfilme auf· den Schutzschichten 4 und 5 durch eine übliche Ätzmethode entfernt werden. Durch die oben beschriebenen Stufen wird auf dem Bereich 2 des P-Typs eine eutektische Legierung von Gold und Ξΐΐΐζΐμπι ausgebildet. Da sich das
109829/1608 .
Silber mit dem nicht mit Silizium legierten Gold verbindet, wird in diesem Pail Silber wirksam eingesetzt, um das Abschälen der Silberschicht 7 von dem Legierungsfilm 6 und das Auftreten eines übermässigen Legierens von Gold mit Silizium zu verhindern.
Gewünschtenfalls kann auf der Schicht 7 eine andere Elektrode ausgebildet werden. Wie in Figur 3 gezeigt ist, wird Silber mit Hilfe einer konventionellen Plattiermethode, die % nachstehend beschrieben werden soll, und dergleichen, dick als Vorsprung auf dem Silberfilm .7 aufgetragen. Dabei wird eine sogenannte "Höckerelektrode" (bump electrode) mit einer Dicke von 60 bis 80 Mikron gebildet.. Als Plattierlösung zur Herstellung der Höckerelektrode wird ein Gemisch aus Kaliumeyanid (KCN), Kaliumcarbonat (K2GO5) und Silbercyanid (AgGN) verwendet. Die Höckerelektrode kann durch Anv/endung eines Elektroplattierverfahrens erhalten werden. Da die Oxydfilrae 4 und 5 aus dielektrischem Material bestehen, wirken diese ä Filme 4 und 5 als Maske für das Elektroplattieren und Silber wird nur auf dem Silberfilm 7 abgelagert.
Zweite Ausführungaform
Beim Ausbilden einer Elektrode auf einem Halbleiterbereich des N-Typ-s kann der ohmsche Kontakt nach einer ähnlichen Methode erzeugt werden, wie sie in der ersten Ausführungsform beschrieben wird. Es wird ein Siliziumsubatrat des
109629/160 8
P-5yps hergestellt und eine Verunreinigung des N-Leitfähigkeitstyps, wie Phosphor, unter Bildung eines Diffu- . sionsbereiches des N-Typs selektiv' eindiffundieren gelassen, Nachdem die Oberfläche des- Substrats teilweise mit einem Isolierfilm bedeckt wurde, wird eine Legierung von Gold und Antimon auf die Oberfläche des auf etwa 400° G erhitzten Bereiches des N-Typs aufgedampft und danach wird Silber auf die Legierungsschicht aufgetragen« In diesem Pail ist es wünschenswert, daß Antimon in der Legierung innerhalb eines Mengenbereiches von 0,1 bis 10,0 Gewichtsprozent enthalten ist, wobei der optimale Gehalt 0,8 bis 1,0 fo beträgt. In der Oberfläche des F-Bereiches wird eine eutektische Legierung aus Gold und Silizium-gebildet. Erforderlichenfalls kann ferner nach derselben Methode wie in der beschriebenen Ausführungsform eine Höckerelektrode erzeugt werden. ·
Dritte Ausführungsform
Durch Kombinieren der Methoden gemäß der ersten Ausführungsform und der zweiten Ausführungsform wird ein außerordentlich guter ohmscher Kontakt erzeugt.
Eine Diode wird nach dem Verfahren der ersten Ausführungsform hergestellt. V/ie in Figur 4 gezeigt ist, wird eine Legierung aus Gold und Antimon auf die Oberfläche des Substrats 1 des N-Typs aufgedampft, wobei eine Legierungsschicht 9 aus Gold und Silizium bei einer Temperatur von
109829/1608
-T-
400° 0 gebildet wird. Dann wird eine Silberschicht 10 auf der Legierungsschicht 9 erzeugt. Eine nach dieser Ausführungsform hergestellte Diode oder Diode mit variabler Kapazität ist stark verbessert. Die Stromanstiegseigenschaften der erfindungsgemäßen Diode in Durchgangsrichtung gehen von einer Kurve 14 entsprechend dem Stand der Technik in eine Kurve 12 über, wie sie in Figur 5 gezeigt ist und die Selektivität Q einer Diode mit variabler Kapazität erhöht sich von 200 auf einen Wert im Bereich von 400 bis 1500. Da Gold und Silber nacheinander unter Erhitzen des Halbleitersubstrats auf eine Temperatur, die nicht weniger beträgt als die eutektische Temperatur des Substrats und Golds, nacheinander aufgetragen werden, bildet ein Teil des Goldes eine eutektische Legierung mit dem Sili2iumsubstrat und wird fest mit der Oberfläche des Substrats verbunden und Silber verbindet sich mit dem überschüssigen Gold, so daß die übliche Erscheinung des Abschälens von Gold verhindert werden kann.
Die Erfindung ist jedoch nicht auf eine Diode beschränkt. Da erfindungsgemäß eine Verunreinigung desselben Leitfähigkeitstyps, wie sie im Diffusionsbereich vorliegt, auf dem die Elektrode ausgebildet werden soll, in geringer Menge in das Gold eingeführt wird und die Elektrode mit einem vollständig ohmschen Kontakt versehen werden kann, läßt sich die Erfindung in wirksamer Weise auf beliebige
109829/1608
andere Halbleitervorrichtungen anwenden, die einen ohmschen Kontakt aus Sold erfordern.
Der Kontaktwiderstand einer Elektrode kann durch das erfindungsgemäße Verfahren vermindert werden. So kann die Erfindung beispielsweise zum Befestigen eines Siliziumchips an Metall, zum festen Anbringen einer Anode beziehungsweise eines Kollektors eines Transistors an einem Metall-■t auflager, einem sogenannten Fuß (stern) angewendet werden, wobei Gold unter Verwendung einer Legierung aus Gold und Silizium aufgetragen wird. Auf diese Weise wird ein ausgezeichneter ohmscher Kontakt beispielsweise bei einem NTN-Transistor.zwischen dem Kollektor des Chips und.dem Fuß durch Ausbilden einer legierung von Gold und einer Donor-Verunreinigung, beispielsweise Antimon, und j£rhitzen des Fußes entsprechend der Erfindung, erhalten.
109829/1608

Claims (13)

  1. "" 9 ~
    Patentansprüche *■·
    \ 1 »JHalbleitervorrichtung, enthaltend einen Halbleiterkörper eines ersten Leitfähigkeitstyps, gekennzeichnet durch einen auf dem Halbleiterbereich des Halbleiterkörpers ausgebildeten Kontakt aus einer Legierung, die im wesentlichen aus Gold und einer Verunreinigung besteht und demselben Leitfähigkeitstyp angehört wie dieser Halbleiterbereich, sowie durch eine zwischen dem Halbleiterkörper und dem Kontakt aus der , Legierung angeordnete Schicht eines EutektikumB aus dem Halbleitermaterial, der Verunreinigung und Gold.
  2. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Verunreinigung in dem aus der Legierung bestehenden Kontakt in einem Anteil von 0,1 bis 10 Gewichtsprozent vorliegt.
  3. 3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterkörper dem P-Leitfahigkeitstyp angehört und als Verunreinigung in der Legierung des Kontakts , Gallium vorliegt.
  4. 4. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der
    - 10 -
    109829/1608
    - ίο -
    Halbleiterkörper dem N-Leitfähigkeitstyp angehört .und als Verunreinigung in der legierung des Kontakts" Antimon vorliegt.
  5. 5. Halbleitervorrichtung nach Anspruch 1 bis 4, d'a durch gekennzeichnet, daß die Verunreinigung, insbesondere Antimon oder Gallium, in der
    P legierung des Kontakts in einem Anteil von 0,8 bis 1,0 Gewichtsprozent vorliegt.
  6. 6. Halbleitervorrichtung nach Anspruch 1 bis 5» da,-durch gekennzeichnet, daß sie eine Halbleiterdiode darstellt, die ein Halbleitersubstrat des N-Leitfähigkeitstyps, einen auf einer Hauptfläche dieses Halbleitersubstrats ausgebildeten Halbleiterbereich des P-Leitfähigkeitstyps, einen im wesentlichen
    ^ aus Gold und Gallium bestehenden, auf diesem Halbleiterbereich ausgebildeten ersten Legierungskontakt, der Gallium in einem Anteil von 0,1 bis 10,0 Gewichtsprozent enthält, eine erste eutektische Legierungsschicht aus dem Halbleitermaterial und Gold, die Gallium enthält und zwischen dem ersten Legierungskontakt und dem Halbleiterbereich ausgebildet ist, einen zweiten, im wesentlichen aus Gold und Antimon bestehenden Legierungskontakt, der auf dem Halbleitersubstrat ausgebildet ist und Antimon in einem Anteil
    - 11 "-.
    109829/1608
    von 0,1 bis 10,0 Gewichtsprozent enthält und eine .zweite eutektische Legierungsschicht aus dem Halbleitermaterial und Gold, die Antimon enthält und zwischen dem zweiten Legierungskontakt und dem Halbleitersubstrat ausgebildet ist, umfaßt.
  7. 7. Halbleitervorrichtung nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß sie außerdem eine auf dem ersten Legierungskontakt ausgebildete Silberschicht aufweist.
  8. 8. Halbleitervorrichtung nach Anspruch 6 oder 7» dadurch gekennzeichnet, daß sie eine auf dem ersten Legierungskontakt ausgebildete Silberschicht und einen auf der Silberschicht ausgebildeten, im wesentlichen aus Silber bestehenden Höckerkontakt aufweist,
  9. 9. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß man auf einer Hauptfläche eines Halbleitersubstrats einen Halbleiterbereich mit gegebenem Leitfähigkeitstyp ausbildet, auf diesen HaIbleiterbereich einen Kontakt aus einer Legierung aufträgt, die im wesentlichen aus Gold und einer Verunreinigung besteht, die zu demselben Leitfähigkeitstyp
    ■ - 12 -
    109829/1608
    führt, dem dieser Halbleiterbereich angefrört, und daß während des Auftragens dieses Kontakts der Halbleiterbereich auf eine Temperatur nicht unterhalb der eutektischen Temperatur von Gold und dem Halbleitermaterial erhitzt wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß man einen Halbleiterbereich des P-Ieitfähigkeitstyps erzeugt und als Verunreinigung Gallium verwendet.
  11. 11. Verfahren nach Anspruch 9, dadurch g e ke η n-Zv e i c h η e t , daß man einen Halbleiterbereich des N-Leitfähigkeitstyps ausbildet und als Verunreinigung Antimon verwendet.
  12. 12. Verfahren nach Anspruch 9 bis 11, dadurch gekennzei. chnet, daß'man zum Ausbilden des Kontakts eine Legierung verwendet, welche die Verun- . reinigung in einer Menge von 0,1 bis 10 Gewichtsprozent enthält.
  13. 13. Verfahren nach Anspruch 9 bis 12, dadurch gekennzeichnet; daß man auf den aus der legierung bestehenden Kontakt einen im wesentlichen aus Silber bestehenden Metallkontakt aufbringt.
    109829/1608
DE19702062897 1969-12-26 1970-12-21 Halbleitervorrichtung und Verfahren zu ihrer Herstellung Pending DE2062897A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP441769 1969-12-26
JP10441769 1969-12-26

Publications (1)

Publication Number Publication Date
DE2062897A1 true DE2062897A1 (de) 1971-07-15

Family

ID=26338176

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702062897 Pending DE2062897A1 (de) 1969-12-26 1970-12-21 Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (1) US3686698A (de)
DE (1) DE2062897A1 (de)
FR (1) FR2074233A5 (de)
GB (1) GB1337283A (de)
NL (1) NL7018311A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2603745A1 (de) * 1976-01-31 1977-08-11 Licentia Gmbh Mehrschichtiger metallanschlusskontakt
DE2634263A1 (de) * 1976-07-30 1978-02-02 Licentia Gmbh Mehrschichtiger metallanschlusskontakt
DE3025859A1 (de) * 1980-07-08 1982-01-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum aufbringen einer metallschicht auf einen halbleiterkoerper

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789498A (fr) * 1971-09-29 1973-01-15 Siemens Ag Contact metal-semiconducteur de faible superficie
JPS59213145A (ja) * 1983-05-18 1984-12-03 Toshiba Corp 半導体装置及びその製造方法
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
FR2606551B1 (fr) * 1986-11-07 1989-03-10 Arnaud D Avitaya Francois Procede de formation de contacts ohmiques sur du silicium
US5244833A (en) * 1989-07-26 1993-09-14 International Business Machines Corporation Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
DE68927931T2 (de) * 1989-07-26 1997-09-18 Ibm Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
US5349239A (en) * 1991-07-04 1994-09-20 Sharp Kabushiki Kaisha Vertical type construction transistor
US5411400A (en) * 1992-09-28 1995-05-02 Motorola, Inc. Interconnect system for a semiconductor chip and a substrate
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
US6100194A (en) * 1998-06-22 2000-08-08 Stmicroelectronics, Inc. Silver metallization by damascene method
JP2002124654A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp 固体撮像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3172829A (en) * 1961-01-24 1965-03-09 Of an alloy to a support
NL135880C (de) * 1961-07-12 1900-01-01
NL279651A (de) * 1961-07-14
NL297607A (de) * 1962-09-07
GB1095047A (en) * 1964-09-09 1967-12-13 Westinghouse Brake & Signal Semi-conductor devices and the manufacture thereof
US3408271A (en) * 1965-03-01 1968-10-29 Hughes Aircraft Co Electrolytic plating of metal bump contacts to semiconductor devices upon nonconductive substrates
US3510734A (en) * 1967-10-18 1970-05-05 Hughes Aircraft Co Impatt diode
US3496428A (en) * 1968-04-11 1970-02-17 Itt Diffusion barrier for semiconductor contacts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2603745A1 (de) * 1976-01-31 1977-08-11 Licentia Gmbh Mehrschichtiger metallanschlusskontakt
DE2634263A1 (de) * 1976-07-30 1978-02-02 Licentia Gmbh Mehrschichtiger metallanschlusskontakt
DE3025859A1 (de) * 1980-07-08 1982-01-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum aufbringen einer metallschicht auf einen halbleiterkoerper

Also Published As

Publication number Publication date
US3686698A (en) 1972-08-29
FR2074233A5 (de) 1971-10-01
NL7018311A (de) 1971-06-29
GB1337283A (en) 1973-11-14

Similar Documents

Publication Publication Date Title
DE69120995T2 (de) Hochgeschwindigkeitsdiode und Verfahren zur Herstellung
DE2854750C2 (de) Silizium-Solarzelle und Verfahren zu ihrer Herstellung
EP0330122B1 (de) Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors
DE2062897A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3135993A1 (de) "verfahren zur herstellung von kontakten mit geringem widerstand in halbleitervorrichtungen"
DE2921971A1 (de) Schottky-anordnung, insbesondere schottky-diode, und verfahren zu ihrer herstellung
DE2707180A1 (de) Avalanche-photodiode mit verringerter lawinendurchbruchspannung
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
EP1749317B1 (de) Verfahren zur herstellung eines bereichs mit reduzierter elektrischer leitfähigkeit innerhalb einer halbleiterschicht und optoelektronisches halbleiterbauelement
DE3131914A1 (de) Leistungs-mos-feldeffekttransistor und verfahren zu seiner herstellung
DE2457130A1 (de) Germanium-dotierte galliumarsenidschicht als ohmscher kontakt
DE3413885C2 (de)
DE3888462T2 (de) Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung.
EP0037005A1 (de) Sperrfreier niederohmiger Kontakt auf III-V-Halbleitermaterial und Verfahren zu seiner Herstellung
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE2702451B2 (de) Halbleiteranordnung
DE3419225A1 (de) Gaas-halbleitervorrichtung
DE3010986A1 (de) Integrierte halbleiterschaltung
DE1961492A1 (de) Auf Druck ansprechende Halbleitervorrichtung
DE1806980A1 (de) Halbleiter-Bauelement
DE2112114B2 (de) Hochfrequenz-siliziumtransistor und verfahren zu seiner herstellung
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2721744A1 (de) Heterojonctions-transistor
DE69304130T2 (de) Verfahren zur Abscheidung eines ohmischen Kontaktes auf einer ZnSe-Schicht

Legal Events

Date Code Title Description
OHW Rejection