DE1813130A1 - Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung

Info

Publication number
DE1813130A1
DE1813130A1 DE19681813130 DE1813130A DE1813130A1 DE 1813130 A1 DE1813130 A1 DE 1813130A1 DE 19681813130 DE19681813130 DE 19681813130 DE 1813130 A DE1813130 A DE 1813130A DE 1813130 A1 DE1813130 A1 DE 1813130A1
Authority
DE
Germany
Prior art keywords
zone
impurity
diffusion
outdiffusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681813130
Other languages
English (en)
Other versions
DE1813130B2 (de
DE1813130C3 (de
Inventor
Jacques Thire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1813130A1 publication Critical patent/DE1813130A1/de
Publication of DE1813130B2 publication Critical patent/DE1813130B2/de
Application granted granted Critical
Publication of DE1813130C3 publication Critical patent/DE1813130C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/983—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Anmslder: N. V. FlJuS' GLOBLA^PENFABRiEKEtI
Aktäl PHN- 3206 Va
Anmeldung vom.: 5. Dezember 19«8
Verfahren zur Herstellung einer Halbleitervorrichtung mit einer
Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung.
Die Erfindung bezieht sioh auf ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode, hei der in einen Halbleiterkörper von derselben Oberfläche her zur Bildung der beiden aneinander angrenzenden Biffusionezonen von entgegengesetzten Leitfähigkeitatypen der Zenerdiode zwei Verunreinigungen
eindiffundiert werden*
Es ist bereits bekannt, Spannungsbegrenzerdioden herzustellen, die den Zenereffekt und/oder den Lawineneffekt aufweisen und die nachstehend als Zenerdioden bezeichnet werden. In linearen und logischen integrierten Schaltungen wird im allgemeinen eine
Emitter-iiaBie-Diode angewandt, die in der Vorwärtsrichtung vorgespannt
90983 3/1349
ΡΗΙΪ. 3206.
wird und auf dem Pegel des Betriebestromes dieser Schaltungen in bezug auf den Strompegel eine nahezu konstante Spannung hat, die in der Gröasanordnung von 0,6 bis 0,7 V liegt. Da die in linearen oder logischen Schaltungen zu begrenzenden Spannungen im allgemeinen einige Volt betragen, sollen eine Anzahl Dioden in der Durchlassrichtung in Reihe geschaltet werden. Ea ist aber nicht erwünscht, mehr als drei oder vier Dioden zu verwenden, einerseits weil eine grosser· Anzahl Dioden mehr Baum beanspruchen und andererseits weil «ine Vergxosserung der Anzahl Schaltelemente mit Huckeicht auf die Betriebssicher« heit vermieden werden soll. Daher werden in diesem Fall in der Hegel nur Zenerdioden für den Spannungsbereich zwischen 0,6 und 2,5 V angewandt·
Für Spannungen über 6 V werden diese Dioden in der Sperrichtung geschaltet.
Venn die Dioden in einer monolitischen Sohaltung integriert sind, werden die beiden Zonen der Diode duroh zwei auffolgende Diffusionsvorgänge von derselben Oberfläche eines Halbleiterkörpers her erhalten, welche Diffueionsvorga'nge zugleich mit den Diffusionen der Jiasen und Emitter der in derselben Schaltung integrierten Transistoren durchgefflhrt werden können«.
Ia Spannungsbereich wischen 2,5 und 6 V können durch dies« Techniken keine Zenerdioden erhalten werden. Dieser Spannungabereich ist von besonderer Bedeutung für bestimmte Anwendungen in linearen Schaltungen, die eine Speisespannung von z.B. 6, 12 oder 24 V empfangen. ' . ■ .
Di· vorliegend· Erfindung bezweckt u.a., ein· Halbleitervorrichtung mit einer Zenerdiode herzustellen, die im Spannungs-
909833/1349
PHH. 3206«
bereich svisehen 2,5 und 6 Y und inibesonder· zwischen 4 und 6 V wirksam ist«
Bi ist bekannt, dass die Durchsolagspannung eines Übergangs von dir Struktur desselben abhängig ist. Bin Übergang zwisohen sw«i Zonen Bit eine* hohen Verunreinigungsgehalt hat c.B. eine niedrig· Durchschlagspannung, aber wenn eine der beiden Zonen einen niedrigen Terunreinigungsgehalt hat, ist die Durchschlagspannung hooh, sogar wenn die «weite Zone stark dotiert ist. Di··· Eigenschaft wird in »in·» Verfahren nach der britischen Patentschrift 1.046.152 benutit, bei den in eine« «it einer epitaktisohen Sohioht versehenen Haibleiterkfirper «in· Zeairdiode alt hoher Durchschlagspannung (eind«st*ns Über 15 V) «^.gebracht wird. Sine der Zonen dieser Diode besteht au· einem Teil der eohwaoh dotierten epitaktisohen Sohicht und di· ander· Zone ist «ine stark dotierte eitia.ifflmd.iert· Zone. Sie beabsichtigte hohe Durchschlagspannung wird duroh die eohwaoh dotierte Zone, die einen Teil der epitaktisohen Sohioht bildet, herbeigeführt.
Weiter ist es bekannt, dass ein Übergang «riechen ewei Zonen, deren Verunreinigungsgehart allmShlioh in Richtung von der Oberfläche her abnimmt (gleichmffssiger Übergang)9 «in· verhlltniskSseig hohe Durchsohlagspannung hat, wfihrend ein übergang swisohen swei Zonen, deren Verunreinigungsgehalt sich in der direkten Umgebung des Übergang stark findert (scharfer Übergang) eine niedrigere Durchschlagspannung aufweist. Die obenerwähnten Zen«rdiod«a# di· duroh awe! auffolgende Diffusionen von derselben Oberfläche «in·· Halbleiterkörpers her erhalten sind, haben gl«iohna*ssig# Überginge.
Die Erfindung hat ferner den Zweck, «in· Zenerdiode tu schaffenf die im Spannungsbereich zwischen 2,5 und 6 V wirksam ist
909833/1349
PHH. 3206. -4- '
und die durch einen scharfen Übergang gebildet wird, der in der Sperrrichtung betrieben werden kann.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass ein diffundierter Übergang mit der gewünschten Durchschlagspannung erhalten werden kann, der nahezu ein scharfer Übergang ist, indem Ausdiffusion, d.h. eine an sioh bekannte Bearbeitung, durchgeführt wird, bei der ein Halbleiterkörper z.B. naoh Diffusion einer Oberflächenzone einer Wärmebehandlung unterworfen wird, bei der die im Halbleiterkörper vorhandene Verunreinigung aus dem Halbleiterkörper ausdiffundiert, Wodurch die Concentration dieser Verunreinigung, insbesondere In der V£he der Oberfläche, geändert wird.
ffaäh der Erfindung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung «it einer Zenerdiode, bei dem in einen Halbleiterkörper von derselben Oberfläche her zur Bildung der beiden . aneinander angrenzenden DiffusionsZonen von entgegengesetzten LeitfähifiMitetypen der Zenerdlode svei Verunreinigungen eindiffundiert werden, dadurch gekear*-"»leimet» daer. »<aoh dem Eindiffundieren der ersten Verunreinigung mit einer hohen Oberfl&'ohenkonzentration das Yoreeiohen des Konzentrationegradienten der Verunreinigung in einem an der OberflÄohe angrenzenden Teil der ersten Zone durch Ausdiffusion umgekehrt wird, wonach In diesen Teil der ersten Zone die zweite Verunreinigung mit einer hohen Oberfla'chenkonzentration und einem gros-βen Konsentratlonsgradlenten zur Bildung der zweiten Zone eindiffundiert wird* welche zweite Zone sich höchstens über eine gleiche Tiefe wie der !Teil a.«e ersten Zone mit umgekehrter Konzentrationsgradienten 1« Halbleiterkörper erstreckt.
Daduroh wird erzielt, dass die Konzentrationsgradienten
909833/ 1349
PHN. 3206; - 5 -
der beiden Verunreinigungen in der Nähe des Übergangs einander ent-. gegengesetzt sind, so dass ein soharfer Übergang erhalten wird.
Der Konaentrationsgradient der ersten Verunreinigung in der unmittelbaren Nähe des Übergangs ist von den Bedingungen abhängig, unter denen die Ausdiffusion durchgeführt wird. Durch passend· Wahl z.B. der Zeitdauer der Auediffusion, der Temperatur des Halbleiterkörpers und der Atmosphäre, in der die Ausdiffusion durchgeführt wird, kann ein grosser Orädient mit umgekehrtem Vorzeichen erhalten werden« Weiterhin kann auoh der Konzentrationsgradient der zweiten Verunreinigung gross sein, insbesondere wenn eine Diffusionsbehandlung kurzer Zeitdauer durchgeführt wird.
Bein Verfahren nach der Erfindung kann durch Anwendung ▼on Ausdiffusion die Oberflfohenkonzentration der ersten Verunreinigung die einer der die Durchschlagspannung bestimmenden Faktoren ist, genau geregelt werden. '
Die Erfindung ist besonders wichtig für die Herstellung integrierter Halbleitervorrichtungen und sohafft auf einfaohe Weise die Möglichkeit, eine Zenerdiode kit der gewünsohten Durchschlagspannung in einer integrierten «onolitisohen Halbleitervorrichtung anzubringen, ohne dass eine grosse Anzahl zusätzlicher Bearbeitungen durchgeführt iu werden brauchen.
Eine «ehr günstige Ausführungsform des Verfahrens naoh der Erfindung ist dadurch gekennzeichnet, dass in einer Oberflächenschicht von einem LeitfShigkeitstyp des Halbleiterkörper zugleioh durch Diffusion derselben ersten Verunreinigung die erste Zone und die Isolierungssonen voe anderen LeitfShigkeitstyp zur gegenseitigen Isolierung verschiedener Teile der Oberflächenschicht angebracht werden·
909833/1349
PHN. 3206,
Vorzugsweise wird die Ausdiffusion während der Diffusionsbehandlung(en), bei der (bei denen) Zonen einee/oder mehrerer wei-
terer Schaltelement© der Halbleitervorrichtung angebracht werden» durchgeführt. Dabei können, die Zonen dieser Schaltelemente von einem vorher angebrachten vordiffundierten Gebiet her eindiffundiert werden· Die einzig· zusätzliche zum Anbringen der Diode erforderliche Behändlung ist die Diffusion der zweiten Verunreinigung, welche' Behandlung sehr kurz sein kann, wodurch die zuvor ie Halbleiterkörper angebrachten Gebiete praktisch nicht beeinträchtigt werden.
Die Ausdiffusion wird vorzugsweise bei einer Temperatur von mindestens 1000 C durchgeführt, während ausserdem vorzügliche Ergebnisse erzielt werden, wenn die Ausdiffusion in einer trocknen Sauerstoff atmosphäre erfolgt.
Vorzugsweise wird als erste Verunreinigung das Element Borium angewandt.
Es empfiehlt sich, Ausdiffusion in einem Oberflächenteil der ersten Zone zu verhindern, damit die erste Zone auf einfache Weise mit einem Kontakt versehen verden kann. Dieser Oberfläohenteil kann dann als Kbntaktsone verwendet werden·
Die Erfindung besieht «ich weiterhin auf Halbleitervorrichtungen mit einer Zenerdiode, die duroh das Verfahren gepf·· der Erfindung hergestellt ist.
Die Erfindung wird nachstehend an Hand der beiliegenden Zeichnung näher erläutert. Eb zeigern
Fig. 1 den Konzentrationaverlauf der eindiffundierten Verunreinigungen ala Funktion der Tiefe bei einer duroh ein bekanntes Verfahren hergestellten Diode|
90983 3/1349
PHF. 3206.
Fig* 2 den entsprechenden Konzentrationsverlauf für eine durch das Verfahren genä'ss der Erfindung hergestellte Diodef
Figuren 3a - 3j schematische Querschnitte durch eine erste Aueführung«for« einer Halbleitervorrichtung mit einer Zenerdiode und einem npn-Transistor in verschiedenen Herstellungsstufen des Verfahrene gemftss der Erfindungi
Fig. 4 einen schematischen Querschnitt durch eine zweite Aueführungsfore einer Halbleiterrorriohtung nach der Erfindung alt einer Zenirdiode und eine* Traneietor|
Fig, 5 einen schematisohen Querschnitt durch eine dritte Ausführung·for« einer Halbleitervorrichtung mit einem Transistor und einer Zenerdio ι gema'ss der Erfindung.
Die Kurve A der Fig. 1 zeigt den Verunreinigungskonzentrationsverlauf 0 in Atomen/om axe ■■■ Ation der Tiefe in μκ, wie er durch eine erste Diffusion von einer Oberfläche eines Halbleiterkörpers her erhalten wird. Dl· Kurv« B zeigt einen entsprechenden Verlauf der Konzentration einer Verunreinigung, die einen de« der bei der ersten Diffusion verwendeten VerWreinigung entgegengesetzten LeItffihigkeitetyp herbeiführt, welcher Verlauf durch eine zweite Diffusion von derselben Oberfläche her erhalten ist. Diese beiden Diffusionsvorgfinge sind naoh der zum Erhalten einer integrierten Zenerdiode in einer eonolltischen Schaltung üblichen Technik durchgeführt. Die beiden Diffusion·fronten verschieben sich in der gleichen Richtung mit verschiedenen Geschwindigkeiten, wodurch bei S^ sich «in Übergang bildet, der als ein gleiohmfssigor übergang bezeichnet wird, weil der Gradient der Konzentrationen der beiden Verunreinigungen in der Kühe dieses Überganges gering ist und weil die Konzentrationen in
90 9 833/ 1349
. 320β«
der gleichen Sichtung abnehs&n»
Die mit einer gtstiiofaolten Linie angegebene Kurve D, in Fig. 2 aeigt den Kbnztniraiioneverlauf C (at/oB ) ale Funktion der Tief· P (μ&)9 der durch eias ©rate-Diffusion wn der Oberfläche her erhalten wird. Die Tolle Linie Dg seig^ &en Konzentrationswrlauf, naohdem ein« AusdiffttsionsfcehaBdlung durchgeführt worden ist» Bar Terlauf als Funktion der Timtm hat sich in bessug auf die Kurre- IK . geändert und inshesondsre iat la der Iahe der Oberfläehe dass ¥oneioken d«e Gradienten umgekehrt» Biq ISarve S aeigt dea IConaentrat-ioae» verlauf einer Verunreinigimg tom «atgegengeaeisten Leitfähi^ceitst^j, der duroh «ine kurszsitig© BlffUsioa τοη derselben Ob'erfläche her erhalten wird. Im Schnittpunkt der l&trven D„ und S bildet ©ich. ein Übergang J«f der als ein scharfer übergang bezeichnet wird, weil der Gradient der TerunreinigungskoBsentrafionen In der läli© des Übergangs ist.
Figar«a 3» - 3J aeig®» versohi-edene Stufe» ia fier H©r- aH>l*it«woxxiohtuegf die a.&. eiae Zea®rdiod© aaoh
Brfladuiig «nih&lt. Biea® Ilgurtia s©igea sä» eiae Diode «ad beieiia#a feaniieterg alea? ee ifefte einlewishtenj, dass ia einer ohaltimg-aucii aüä«re O0wohl paseiTe als auch a&t:|"vro Hit ©iaer Sea®»älöie ^koatiniert. werd©a konn@B.o Ei «ei "bemerkt? aase i.io Äbmeesxmgen in den Figur©ώ d@r balfeer nicht .Ie ffiohtigsa Vesheltais dargestellt siad0 ©ind di· Baekierüadeia O3^is©hioht®a niofet dsrgesteilt 9 wäfe-
bei d®r B#8©!ir«iljii3lg Aiss® Oz^deehi.ohten au oh niaht stets er·= i9 weil dia Aütelagäing di@s©i· Sefeioiitea «ad die- AnteiafOÄ .Feaetern in diese© Sslielitea &,n gewunBchteja. Stellen völlig
909833/1349 -
PHN. 3206.
■ -9- 'JB13130
auf in der Halblei terteolinik übliche Heise erfolgen kann.
In der Ausführungsform nach den Figuren 3a - 3j ist die Otierfläohenzone vo« gleichen Leitfähigkeitstyp wie die Oberflächenschicht de· Ealbleiterkörpers, in dem sie angebracht ist*
Die erwähnte Oberflächenschicht ist z.B. eine epitaktische Schicht, die auf einem Substrat vom entgegengesetzten Leitfähigkeitstyp angebracht ist. Im vorliegenden Beispiel sind der Transistor, die Diode und die etwaigen übrigen (nicht dargestellten) Schaltelemente gegeneinander und gegen ein duroh die erwähnte Unterlage gebildetes Substrat durch IsolierungBzonen isoliert, die dadurch erhalten werden, dass von der Oberfläche her eine Verunreinigung von einem dem der Oberflächenschicht entgegengesetzten Leitfähigkeitstyp eindiffundiert wird, wobei die auf diese Weise erhaltenen Isolierungaaonen, die sich bis in das Substrat erstrecken, zusammen mit diesem Substrat gegeneinander isolierte Teile der Oberflächenschicht umgeben. Dabei ist in diesem Beispiel die Oberflächenschicht vom n-LeitfiQiigkeitstyp und das Substrat vom p-Leitfähigkeitstyp.
Auf einer Oberfläche 2 eines mono-kristallinen Halbleiterkörpers 1 vom p-Leitfähigkeitstyp (Fig. 3a) wird ein vordiffundiertes p-leitendes Gebiet 3 an Stellen angebracht, die den benötigten Isolierungeionen entsprechen. Dann wird ein zweites vordiffundiertes Gebiet 4 (71g· 3b) vom n-Leitfähigkeitstyp angebracht und von diesen Gebiet her kann duroh Diffusion eine begrabene Sohioht für den Kollektor des Transistors gebildet werden.
Dann wird auf der Oberfläche 2 eine epitaktische Sohicht 5 (Fig· 3o) vom n-L#itfIhigkeitstyp angebracht.
Auf der Oberfläche 6 der Schicht 5, <*ie ^i* obenerwähnte
909833/1349
PHH. 3206.
Oberflächenschicht de« Halbleiterkorpers bildet, werden ein vordiffundiertes Gebiet 7 (Fig· 3d) an den den Gebieten 3 entsprechenden Stellen und ein vordiffundiertes Gebiet 3 angebracht, von welch letsterem Oebiet her eine der Zonen der Diode eindiffundiert werden kann. Dabei ist es wichtig) dass nach der Diffusion die Konzentration an der Oberfläche sehr ho oh ist»
Bei der folgenden Behandlung werden von den vordiffundierten Gebieten her Zonen eindiffundiert, die in Fig. 3« schematisch dargestellt sind.
Die Zone 9 der Diode weiat einen durch d,ie Kurve D^ der Pig. 2 dargestellten Verunreinigungskonzentrationsverlauf auf, wobei die Oberfla'ohenkonzentration genügend ho oh gewählt ist, damit auoh nach der Ausdiffusion eine hohe Oberfläohenkonaentration erzielt wird.
Durch die Diffusion von den vordif fundieritn Oebieten und 7 her werden kontinuierliche Zonen 10 gebildet, wodurch versohi®-· den· von diesen Zonen umgebenen Elemente isoliert werden. Durch die Diffusion vom vordiffundierten Gebiet 4 her wird di® begrabene Schicht 11 des Transistors gebildet,
Anschliesaend wird ein vordiffundiertee Oebiet 12 angebracht und von diesem Gebiet her wird di« Basis des npn-Transistors gebildet (Pig. 3f).
Während des Diffusions vor ganges, l>ei dem das Gebiet 13 gebildet wird (Fig. 3g), wird die Oberfla'ohe des Gebietes 9 unmasklert gelassen, damit in der Mit· dieser Oberfläche eine «rste Ausdiffusion d«r Verunreinigungen bewirkt wird.
Dann werden vordiffundierte Gebiet· 14 und 17 vom n+- Leitfähigkeit·typ angebracht und von diesen Gebietern h«r wesdtn
9 0 9833/1349
PM. 3206.
bitter 15 de* Transistors und die Köntaktsone 18 fär den Kollektor des Sr&neietor· eindiffundiert (Fig. 3h), wobei während dieser Diffueion eine «weite Ausdiffusion in Gebiet 9 erfolgt, wenn die Oberfläche die··* Qebiete« 9 unaaekiert gelassen wird. flach diesen Ba* Handlungen weist da« Gebiet 9 einen durch die Surre B2 der Fig. 2 geeeigten Yerunreinigungskonzentrationsverlauf auf*
Bi* niohate Stufe in dem Verfahren nach der Erfindung besteht in der Diffusion stur Bildung der «weiten Zone 16 der Diode (fig· 33). Sub Erhalten einer untiefen nt-Zone Bit einer hohen OberflaOhenkonaentration und ein·· grossen Gradienten wird die·· Diffu-•ion bei ^eThIltnis«£saig hoher Temperatur und während kurter Zeit durchgeführt*
Die Torriohtung kann sit Eontakten auf &«n unterschiedlichen Gebieten der Schalteleaente komplettiert werden) welche Kontakte s.B. durch Aufdampfen ie Yakut» angebracht werden kännen.
FIg* 4 »«igt ein· Halbleitervorrichtung mit einer Diode der an Band, der Flg. 3 b**oharleb«nen Art und «inen fcransietor, der au dee de» Fig. 3 kcmpleeentfr int.
Das Substrat, tsh 4«· aaegegangen wird, enthllt eine OberflaOhensohioht 21, *.B. ro* n-Leitfaaigkeitstyp, Xn dieser Schicht wird ein Tordiffundiert·· Gebiet an einer Stell· angebracht, dl« der Zone 2$ des Kollektor· d·· Transistors entspricht. Sann wird auf der Schicht 21 «in« epitaktisoiie Sehioht 22 το· gleichen Leitfihifkeitstyp angebraoht. Anschlieseend werde« »ugleioh dl« Σοβ· 25, dl· •in· ringforaige und wenigstens ununterbrochene O«o*etri· aufweist und die susasnen alt der Zone 29 den Kollektor bildet, U&d die *nod« 23 einer Zenerdlode unter den für die Anode 9 an Sand der Fig. 3t
909833/1349
PHN. 3206.
beschriebenen Bedingungen eindiffundiert. Die Zone 28, die von den Zonen 25 und 29 umgeben wird, kann die Basis des Transistors bilden, aber es ist oft erwünscht, eine Zone 27 -vom gleichen Leitfähigkeitstyp wie die Schicht 22 anzubringen» Auf diese Weise "wird ©ine Basis mit einem Konzentrationsgradienten erhalten, der die Charakteristiken de· Transistors verbessert. Während der Diffusion der Zone 27 wird nach der Erfindung eine erste Ausdiffusion aus der Zone 23 durchgeführt, wobei die Ausdiffusion während der Diffusion dea Emitters 26 •rgfinet wird. Die zweite Zone der Diode wird auf gleiche Heise wie , im vorhergehenden Beispiel eind.iffundiert.
Die Ausfuhrungsform nach Pig. 5 zeigt ©in Substrat 31 TOB n-Leitfähigkeitstyp, auf dem ©in© epitaktische Schicht 32 vom p-Ltitfthiglceitstyp angebracht ist« Das Herstellungsverfahren kann To'llig analog dem in dem an Hand d@r figuren 3a -.3j beschriebenen Beispiel angewandten Verfahren sein* Die Isolierungssonen sind mit 36 btBeiohn«t| der Kollektor &®e Transistors hat ©in® begrabene Schicht 30 und ©ine Kontaktzone 37, während die Basis und der Emitter dta Transistors mit 39 bzw. 36 bezeichnet sind» Die Diode weist eine Soft« 33 aufj bei der nach der Erfindung Ausdiffusion angewandt wird, und eine Zoa· 34, die durch ein© kursseitige Diffusion erhalten.wird. Toriugsifsis® visu, inslb® sonder® waim der Halbleiterkörper aus Siliai- VM fc·«tehi WBd die erste Zone der Zenerdiode vom n-»Leit£a'higkeitstyp ist, für «Inen Teil der Zone 33 Ausdiffusion verhindert, so dass •In· Iontakt«on« 35 gebilä@t wird, la der die maximal® ferunreini» gungskonaentraiion aufrechterhalten. wird9 damit ein befriedigender Kontakt angebracht werden kann.
Beispielweise werden nachstehend die wichtigsten Stufen
@i Π Q A 1 ^ / 1 % /, Q
3 U 3 W Q O S ι ύ f 3
PHN, 3206.
in der Herstellung einer Halbleitervorrichtung mit einer Diode und ' einen npn-Tntneistor, wie sie an Hand der Figuren 3a - 3j beschrieben wurde, auseinander gesetzt.
Auf der Oberfläche eines monokristallinen p-leitenden Siliziumkörpera 1 mit einer Stärke von etwa I50 μ und einem spezifischen Wideretand in der Grossenordnung von einigen jCl.om, der als Verunreinigung Bor Bit einer Konzentration von z.B. 3 . 10 J at/cm enthält, werden zwei vordiffundierte Gebiete angebracht. Eine dieser
20 Gebiete enthält Arsen mit einer Oberflächenkonzentration von 10 at/om und dient zur Bildung der begrabenen Schioht des Kollektors des Transistors, Das andere Gebiet enthält Bor mit einer Oberflächenkonaentration von 10 " at/on und dient zur Bildung der Isolierungszonen* Die dann auf dem Körper angebrachte epitaktisohe Sohioht enthält als Verunreinigung Phosphor mit einer Konzentration von 10 at/cm , welche Sohioht η-leitend iet, einen Widerstand in der Grossenordnung von 0,5 Λ «om aufweist und eine Stärke von etwa 10 μ hat.
Die Ieolierungezonen werden durch Diffusion von Bor von der Oberflä'ohe der epitaktisohen Schicht her ergänzt, wobei zugleich die Anode der Zenerdiode angebracht wird. Die Oberflächenkonzentration beträgt etwa 10 * at/cm und die Zeitdauer der Diffusion ist etwa eine Stunde.
Anaohliesaend wird ein vordiffundiertee Gebiet zur Bildung der Basis des Transistors angebracht, wobei gleichfalls Bor, nun nit einer OberflaOhenkonaentration von 10 at/om , angewandt wird. Während der ansohliessenden Diffusion, die z.B. während 80 Minuten bei einer Temperatur von 1200° C und in einer trocknen Sauerstoffatmospha're durchgeführt wird, ist die Oberfläohe der Anode der Diode unbe-
909833/1349
ΡΗΝβ 3206.
d«oktj so dass Ausdiffusion stattfindet«
Dann werden Tordiffunäierte Gebiete sur Bildung des Emitters und des Kollektorkontakte das Transistors angebrachtt wobei die Verunreinigung aus Phosphor mit einer Oberfla'ohenkonaentration ▼on 10 at/cir besteht. Während der änaohliessenden Diffusion bei einer Temperatur von etwa 1000° C in einer trocknen Saueretoffatisosphire mit einer Seitdauer τοη etwa einer halben Stunde wird die Ausdiffusion für die Anode der Diode fortgesetzt.
Dann wird die Kathode der Diode mit Phosphor mit einer Oberfla'ohenkonzentration von 10 afyW eindiffundiert, welche Diffusion eine maximale Zeitdauer von 5 tie 10 Minuten hat»
Schliesslich können auf übliche Weise, s.B. durcih Aufdampfen einer Metallschicht im Vakuum, die benötigten Kontakte angebracht werden·
Selbstverständlich können die obsnbssotoiebenen Äusfuhrungsformen durch Anwendung äquivalenter technisches* Mittel im Hahmen der vorliegenden Erfindung geändert werden» Z0B. können andere Halb»
TTT γ
leitermaterialien, vie Germanium oder A B -Verbindungen Anwendung finden. Weiterhin können mehr als eine Zenerdiod® und mehr als ®in Transistor in einer integrierten Schaltung angebracht werden, während auch andere Schaltelemente, wie Feldeffekttransistoren, Widerstände und Kapazitäten, verwendet vexden können.
909833/1349

Claims (6)

PHN. 3206. PATENTANSPRÜCHE.
1. Verfahren zur Heratellung einer Haltleiter-/orrichtung mit einer Zenerdiode, bei dem in einen Halbleiterkörper von derselben Oberfläche her zwei Verunreinigungen zur Mldung der beiden aneinander angrenzenden Diffusionezonen von entgegengesetzten Leitfähigkeit a typen der Zenerdiode eindiffundiert werden, dadurch gekennzeichnet t dass nach dem Eindiffundieren der ersten Verunreinigung mit einer hohen ¥ideretandekonzentration das Vorzeichen das Konzentrationsgradienten der Verunreinigung in einem an der überfläche angrenzenden Teil der ersten Zone durch Ausdiffusion umgekehrt wird, wonach in diesen Teil der ersten Zone die zweite Verunreinigung mit einer hohen Oberfläohenkonzentration und einem grossen Konzentrationsgradienten zur Bildung der zweiten Zone eindiffundiert wirir welche zweite Zone sich höchstens über eine gleiche Tiefe wie der Teil der «reten Zone mit umgekehrtem Konzentrationsgradienten in dem Halbleiterkörper erstreckt,
2· Verfahren nach Anspruch 1, dadurch gekennzeichnet; dass in einer Oberflfohenschicht von eines Leitfähigkeit«typ des Halbleiterkörper« zugleich durch Diffusion derselben ersten Verunreinigung die erste Zone und Isolierungßzonen vom anderen Leitfähigkeit·typ zur gegenseitigen Isolierung verschiedener Teile der Oberflächenschicht angebracht werden*
3, Verfahren nach Anspruoh 1 oder 2, dadurch gekennzeichnet, dass die Ausdiffusion während der Diffusion von Zonen «inte weiteren Schaltelemente der Halbleitervorrichtung stattfindet«
4. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zur Bildung eintr Kontmktsont
9 0 S e 3 3 / 1 3 A 9
PHlI. 3206.
fur die erste Zone Ausdiffusion für ©inen Ofcerfla'chenteil der ersten Zone, verhindert wird.
5. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Ausdiffusion hei einer Temperatur von mindestens 1000 C stattfindet.
6. Verfahren nach einen oder mehreren der vorstehenden Anspruch·! dadurch gekennzeichnet, dass die Ausdiffusion in einer trocknen Saueretoffatttosphfir· dttrohgef£thr.t wird.
7* Verfahren nach einem oder mehreren der irorstehendsn Anspruch», dadurch gekennzeichnet f dass als erste Verunreinigung Bor angewandt wird.
8# Halbleitervorrichtung mit einer Zenerdlode, di.e durch dft· Verfahren nach einem oder mehreren der vorstehenden Ansprüche hirgeattilt ist. *■; .
90 98 33/ 13
DE1813130A 1967-12-14 1968-12-06 Verfahren zur Herstellung einer Zenerdiode Expired DE1813130C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR132205 1967-12-14

Publications (3)

Publication Number Publication Date
DE1813130A1 true DE1813130A1 (de) 1969-08-14
DE1813130B2 DE1813130B2 (de) 1980-02-28
DE1813130C3 DE1813130C3 (de) 1980-10-23

Family

ID=8643206

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1813130A Expired DE1813130C3 (de) 1967-12-14 1968-12-06 Verfahren zur Herstellung einer Zenerdiode

Country Status (6)

Country Link
US (1) US3635773A (de)
DE (1) DE1813130C3 (de)
FR (1) FR1557080A (de)
GB (1) GB1244508A (de)
NL (1) NL6817588A (de)
SE (1) SE339726B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE361555B (de) * 1969-06-10 1973-11-05 Rca Corp
NL7017066A (de) * 1970-11-21 1972-05-24
JPS4843590A (de) * 1971-10-04 1973-06-23
US3839104A (en) * 1972-08-31 1974-10-01 Texas Instruments Inc Fabrication technique for high performance semiconductor devices
US4138280A (en) * 1978-02-02 1979-02-06 International Rectifier Corporation Method of manufacture of zener diodes
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
WO1997023901A1 (en) * 1995-12-21 1997-07-03 Philips Electronics N.V. Method of manufacturing a resurf semiconductor device, and a semiconductor device manufactured by such a method
US7279773B2 (en) * 2005-03-15 2007-10-09 Delphi Technologies, Inc. Protection device for handling energy transients
FR2953062B1 (fr) * 2009-11-24 2011-12-16 St Microelectronics Tours Sas Diode de protection bidirectionnelle basse tension

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA673999A (en) * 1959-10-28 1963-11-12 F. Bennett Wesley Diffusion of semiconductor bodies
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
US3255056A (en) * 1963-05-20 1966-06-07 Rca Corp Method of forming semiconductor junction
US3391035A (en) * 1965-08-20 1968-07-02 Westinghouse Electric Corp Method of making p-nu-junction devices by diffusion
US3404450A (en) * 1966-01-26 1968-10-08 Westinghouse Electric Corp Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions
US3490964A (en) * 1966-04-29 1970-01-20 Texas Instruments Inc Process of forming semiconductor devices by masking and diffusion

Also Published As

Publication number Publication date
DE1813130B2 (de) 1980-02-28
US3635773A (en) 1972-01-18
SE339726B (de) 1971-10-18
GB1244508A (en) 1971-09-02
NL6817588A (de) 1969-06-17
FR1557080A (de) 1969-02-14
DE1813130C3 (de) 1980-10-23

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1813130A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2019450A1 (de) Halbleiteranordnung
DE2627922A1 (de) Halbleiterbauteil
DE2541161A1 (de) Verfahren zur herstellung monolithischer komplementaerer transistoren
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2028632A1 (de) Halbleiterbauelement
DE1564865C3 (de) Verfahren zur Herstellung eines Transistors
DE2951821A1 (de) Verbessertes verfahren zur herstellung von integrierten halbleitervorrichtungen und damit hergestelltes erzeugnis
DE1931201A1 (de) Verfahren zur Herstellung einer Zenerdiode
DE1285625B (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee