DE2951821A1

DE2951821A1 - Verbessertes verfahren zur herstellung von integrierten halbleitervorrichtungen und damit hergestelltes erzeugnis

Info

Publication number: DE2951821A1
Application number: DE19792951821
Authority: DE
Inventors: Franco Dr Bertotti; Mario Dr Camagni; Mario Dr Foroni; Brunello Sanasi
Original assignee: ATES Componenti Elettronici SpA
Current assignee: STMicroelectronics SRL
Priority date: 1978-12-22
Filing date: 1979-12-21
Publication date: 1980-07-03
Also published as: FR2445022A1; IT1101096B; IT7831304A0; GB2039415A; JPS55108762A; SE7910530L

Description

Die Erfindung betrifft die Verbesserung des bekannten Herstellungsverfahrens für integrierte Vorrichtungen mit planaren, epitaktischen, bipolaren Transistoren und insbesondere mit vertikalen Transistoren mit vergrabener Schicht.

Es ist bekannt, daß bei derartigen Transistoren die Zone der vergrabenen Schicht stark dotiert ist und daß sowohl die Phasen des epitaktischen Wachstums als auch die Phasen zeitlich ausgedehnter Diffusion bei erhöhter Temperatur zur Vergrößerung der Ausdiffusion der vergrabenen Schicht beitragen. Die Ausdiffusion der vergrabenen Schicht kann als eine Volumenexpansion der vergrabenen Schicht in die über dieser liegende epitaktische Schicht definiert werden, welche als Kollektorzone fungiert. Daraus folgt, daß die Kollektorzone bei Konstanthalten der Schichtdicke der epitaktischen Schicht und der Tiefe der diffundierten Basiszone dünner wird mit daraus folgender Verringerung von ^V/_BR)_CBO' ^{wenn die} Ausdiffusion der vergrabenen Schicht größer wird.

Der Erfindung liegt die Aufgabe zugrunde, den realen Wert der durch Ausdiffusion verlorenen Schichtdicke zu verringern, indem die Diffusionszeit der Isoliersäulen verringert wird. Die Diffusionszeit der Isoliersäulen wird gemäß der Erfindung dadurch, verringert, daß die Länge dieser Säulen gekürzt wird, was weiter unten erläutert wird.

Ein weiterer Vorteil, der aus wirtschaftlichen Gründen besonders erheblich ist, besteht in der Verringerung der gesamten, von der Vorrichtung auf der Scheibe belegten Fläche, denn die Verkürzung der Isoliersäulen bedeutet auch eine Verringerung

060027/08

der von diesen auf der Scheibe belegten Fläche, weil die Diffusion, mit der diese erzeugt werden, sowohl in vertikaler Richtung (Tiefe) als auch in seitlicher Richtung abläuft. Daher wird es mit der Erfindung möglich, den Achsabstand der Isoliersäule zum Basis-Kollektor-Übergang zu verringern, wobei der minimale Abstand zwischen dem Basis-Kollektor-Übergang und der benachbarten Isoliersäule konstant gehalten wird. Daraus folgt, daß die Gesamtfläche der Vorrichtung etwa 25 bis 30 # kleiner ist als diejenige, die der herkömmliche Aufbau einnimmt.

Zur Verwirklichung des der Erfindung zugrunde liegenden Gedankens wird die epitaktische Schicht in zwei Teile aufgeteilt, welche in zwei gesonderten Phasen gezüchtet v/erden, wobei die zweite Phase unmittelbar auf die erste folgt. In der ersten Phase wird die epitaktische Schicht mit einer Polarität dotiert, die mit derjenigen des Substrates übereinstimmt, wobei die Schichtdicke auf einen solchen Wert begrenzt ist, daß die vergrabene Schicht am Ende der Diffusionen mit Sicherheit in Konta kt mit der in der zweiten Phase gewachsenen, epitaktischen Schicht ist. In der zweiten Phase wird die Schicht mit einer Polarität dotiert, die zu derjenigen des Substrates entgegengesetzt ist, wie es üblich ist, um mit der bekannten Technologie planare, vertikale Transistoren zu erzeugen. Die Dicke dieser zweiten Schicht ist bezüglich derjenigen merklich verringert, die mit gleicher Polarität wachsen müßte, um mittels bekannter Technik dasselbe ^v(br)cbo ^{zu erhal-fcen}·

Wenn man berücksichtigt, daß die Ausdiffusion der vergrabenen Schicht am Ende der Diffusionsvorgänge gemäß dem Stand der Technik etwa ein Drittel (durch experimentelle Kenntnis mit den üblichen Dotiermittelkonzentrationen) der Gesamtstärke der über dem Substrat liegenden, epitaktischen Schicht ist, versteht man leicht, daß durch Aufteilung dieser Gesamtschichtdicke in zwei Schichten, von denen die zweite wenigstens zwei Drittel der Gesamtdicke beträgt und die Eigenschaft hat, die einzige zu sein, die Isoliersäulen braucht, um in der integrierten Schaltung unabhängige Vorrichtungen zu bilden, die

080027/0839

Zeit für die Isolierdiffusion im selben Maß reduziert wird.

Die Erfindung wird nachstehend an einem Ausführungsbeispiel erläutert,· das in der nicht maßstäblichen Zeichnung dargestellt ist.

Es zeigen:

Figur 1 die Angaben, die benutzt sind, um einen planaren, vertikalen Transistor, der in einer integrierten Schaltung gemäß Stand der Technik erzeugt werden kann,mit einem erfindungsgemäß erhaltenen zu vergleichen und

Figur 2 den Aufbau einer Vorrichtung gemäß der Erfindung.

Die Figur 1 dient zur Erläuterung der Wirkung der schichtmäßigen Unterteilung der epitaktischen Wachstums in zwei getrennten Phasen gemäß der Erfindung im Vergleich mit dem Stand der Technik.

Die gemeinsame Basis für das Verständnis ist in erster Näherung, daß die Geschwindigkeit der Diffusion_> der Dotiermittel konstant ist, daß die Schichtdicke der Ausdiffusion der vergrabenen Schicht direkt proportional zur Schichtdicke der die Isolierzonen enthaltenden, epitaktischen Schicht ist und daß ein Drittel dieser Schichtdicke gleich der gesamten Ausdiffusion der vergrabenen Schicht am Ende aller Verfahrensschritte ist.

Die Bedeutung der Bezeichnungen ist wie folgt:

S.. ist die Dicke der epitaktischen Schicht, die gemäß bekannter Technik zu isolieren ist,

S2 ist die Dicke der epitaktischen Schicht, die gemäß der Erfindung zu isolieren ist,

D^ ist die Schichtdicke der Ausdiffusion der vergrabenen Schicht in Richtung auf die Basis, gemäß bekannter Technik,

060027/0839

K.,Kp ist die Summe der Diffusionstiefe der Basis mit der nützlichen Kollektorzone ohne Polarisation zwischen Basis und Kollektor. In dem besonderen Fall des Verglei ches zwischen der bekannten Technik und der erfindungsgemäß verbesserten Technik gilt:

1) K₁ = K₂

2) S₁ = D₁ + K₁

3) D₁ = Ji__

¹ 3

4) S₂ = K₂ = K_{1 s}

5) S₁ - S₂ = D₁ + K₁ - K₁ = y-

Aus der empirischen Beziehung 5) ergibt sich der Vorteil gemäß der Erfindung, nach dem bei gleichem V, , die Dicke der zu isolierenden epitaktischen Schicht um ein Drittel geringer ist als beim Stand der Technik.

Figur 2 zeigt (nicht maßstabsgetreu) eine integrierte Vorrichtung, die beispielsweise einen planaren, vertikalen NPN-Transistor aufweist, der gemäß dem verbesserten Verfahren der Erfindung hergestellt ist.

Auf dem P -dotierten Substrat wird mit Hilfe von Vordotierung und Vordiffusion eine Schicht begrenzter Fläche 3 mit N Dotierung gebildet. Die Schicht 3, deren Anfangsdicke in der Höhe der Oberfläche 2 für die Vorablagerung des N⁺-Dotiermittels in dem Substrat enthalten ist, wird am Anfang gemäß bekannter Technik vorbereitet, um die vergrabene Schicht zu erhalten. Nach dieser Vorbereitung wird die erste Phase der epitaktischen Ablagerung gemäß der Erfindung ausgeführt. Daher läßt man auf der Oberfläche 2 eine wie das Substrat P -dotierte Schicht 4 wachsen, deren Dicke am Ende aller Verfahrensgänge etwas kleiner sein dürfte als diejenige der vergrabenen Schicht, die sich während dieser Vorgänge ausbreitet. In der Figur 2

Ö80027/0839

ist die vergrabene Schicht 3 aus Gründen der besseren Veranschaulichung so dargestellt, daß sie insgesamt erheblich in die zweite epitaktische Schicht eindringt. Anschließend läßt man eine epitaktische Schicht 5 über der Schicht 4 und der vergrabenen Schicht 3 wachsen; diese Schicht 5 wird N~-dotiert. P -dotierte Isoliersäulen 6 haben eine Höhe/ die auf die Dicke der Schicht 5 begrenzt ist, in der die aktiven Zonen des Transistors angeordnet sind, nämlich der Kollektor 9, die Basis 7 und der Emitter 8. An diesen Zonen werden schließlich Ohmsche Kontakte 10, 11 und 12 für die elektrischen Verbindungen mit der Vorrichtung angebracht.

830027/0839

Leerseite

Claims

Patentansprüche

1. Verfahren zur Herstellung einer Mehrzahl von planaren, epitaktischen, integrierten Halbleitervorrichtungen auf einem monokristallinen Substrat eines ersten Leitfähigkeitstyps in Form einer Scheibe, bei dem an einer ersten Oberfläche dieser Scheibe in für Transistoren mit vertikalem Aufbau aktiven Bereichen Zonen begrenzter Fläche diffundiert werden, die einen zweiten, gegenüber dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp aufweisen und stark dotiert sind, worauf gleichförmig auf der gesamten ersten Oberfläche eine epitaktische Schicht gezüchtet wird, in die unter selektiver Maskierung nacheinander verschiedene Dotiermittel diffundiert werden, um Isoliersäulen, Basiszonen und Emitterzonen unterschiedlicher Dotierung zu bilden,

dadurch gekennzeichnet , daß das gleichförmige epitaktische Züchten auf der ersten Oberfläche in zwei Phasen unterteilt wird, wobei in der ersten Phase eine erste, gleichförmig verteilte Schicht (4) gebildet wird, die vom selben Leitfähigkeitstyp ist wie das Substrat und deren Dicke derart begrenzt wird, daß am Ende aller für die Fertigstellung der Vorrichtung erforderlichen Arbeitsgänge die diffundierten Zonen begrenzter Flächen, die mit dem zweiten Leitfähigkeitstyp dotiert sind, von der ersten epitaktischen Schicht nicht bedeckt sind, während in der zweiten Phase eine zweite epitaktische Schicht (5) gebildet wird, die gleichförmig verteilt ist und eine gegenüber dem Substrat entgegengesetzte Leitfähigkeit hat, Übergänge mit den diffundierten Zonen (3) und der ersten Schicht (4) bildet sowie eine an die erforderliche Durchbruchsspannung ^V/_RR\,-._BO der vertikalen Transistoren angepaßte Schichtdicke aufweist, und daß die Isolierdiffusion durchgeführt wird, bis die Isoliersäulen (6) eine Tiefe aufweisen, die gleich ist der Tiefe der epitaktischen Schicht (5), die in der zweiten Phase erzeugt wird.

2. Integrierte Vorrichtung mit wenigstens einem bipolaren Transistor, hergestellt mit dem Verfahren nach Anspruch

030027/08 3 9