DE19727397A1 - Verfahren zur Herstellung eines Flashspeicherelementes - Google Patents
Verfahren zur Herstellung eines FlashspeicherelementesInfo
- Publication number
- DE19727397A1 DE19727397A1 DE19727397A DE19727397A DE19727397A1 DE 19727397 A1 DE19727397 A1 DE 19727397A1 DE 19727397 A DE19727397 A DE 19727397A DE 19727397 A DE19727397 A DE 19727397A DE 19727397 A1 DE19727397 A1 DE 19727397A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage transistor
- polysilicon layer
- forming
- transistor region
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 238000011282 treatment Methods 0.000 claims description 19
- 238000004140 cleaning Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen eines
Flashspeicherelementes und insbesondere ein Verfahren zur
Herstellung eines Flashspeicherelementes, bei dem die Gefahr
einer Schädigung eines dielektrisches Films bei der
Herstellung eines Hochspannungs-Transistors und eines
Niederspannungs-Transistors mit einer Gateelektrode,
bestehend aus einer Polysiliciumschicht und einer
Silicidschicht, minimiert ist.
Im allgemeinen muß bei einem Speicherbauelement eine
Gateelektrode eine zweischichtige Struktur, bestehend aus
einer Polysiliciumschicht und einer Silicidschicht, haben, um
rasche Programmier- und Löschungsvorgänge vornehmen zu
können. Ferner müssen bei einer Flash-EEPROM-Zelle ein
Niederspannungs-Transistor mit einem Gateoxidfilm mit einer
Dicke von 30 bis 150 Å und ein Hochspannungs-Transistor mit
einem Gateoxidfilm mit einer Dicke von 150 bis 300 Å
vorgesehen werden.
Ein Verfahren zur Herstellung eines herkömmlichen
Flashspeicherelementes mit einem Hochspannungs- und einem
Niederspannungs-Transistor, die Gateelektroden haben, die aus
einer Polysiliciumschicht/Silicidschicht bestehen, wird
nachfolgend im Detail anhand von Fig. 1A bis 1L erläutert,
die geschnittene Ansichten zur Darstellung der einzelnen
Verfahrensschritte bei der Herstellung des herkömmlichen
Flashspeicherelementes zeigen.
Ein Oxidfilm 3 wird auf einem Siliciumsubstrat 1 gebildet,
das in einen Speicherzellenbereich A, einen Hochspannungs-Tran
sistorbereich B und einen Niederspannungs-Tran
sistorbereich C durch Feldoxidfilme 2 unterteilt ist
(Fig. 1A).
Der Oxidfilm 3 des Speicherzellenbereichs A wird entfernt, so
daß das Siliciumsubstrat 1 am Speicherzellenbereich A
freigelegt wird (Fig. 1B). Ein Tunneloxidfilm 4 wird am
Speicherzellenbereich A gebildet, und dann wird eine erste
Polysiliciumschicht 5 auf der gesamten Struktur
einschließlich der Feldoxidfilme 2 vorgesehen (Fig. 10)
Dann wird die an den Hochspannungs- und Niederspannungs-Tran
sitorbereichen und C gebildete erste
Polysiliciumschicht 5 entfernt. Es verbleibt daher die erste
Polysiliciumschicht 5 am Tunneloxidfilm 4 (Fig. 1D).
Ein dielektrischer Film 6 mit einer sog. ONO Struktur, d. h.
bestehend aus einem unteren Oxidfilm 6A, einem Nitridfilm 6B
und einem oberen Oxidfilm 60, wird auf der gesamten Anordnung
einschließlich der Feldoxidschichten 2 gebildet (Fig. 1E).
Danach wird der an den Hochspannungs- und Niederspannungs-Tran
sistorbereichen B und C gebildete dielektrische Film 6
selektiv entfernt und eine erste Reinigungsbehandlung
vorgenommen (Fig. 1F). Dann werden Ionen in die
Hochspannungs- und Niederspannungs-Transistorbereiche B und C
injiziert und eine zweite Reinigungsbehandlung durchgeführt.
Der an den Hochspannungs- und Niederspannungs-Tran
sistorbereichen B und C gebildete Oxidfilm 3 wird mittels
HF entfernt (Fig. 1G). Zu diesem Zeitpunkt wird, wie Fig. 1G
zu entnehmen ist, der obere Oxidfilm 60 der auf dem
Speicherzellenbereich A gebildeten dielektrischen Schicht 6
bei der Entfernung des Oxidfilms 3 mittels HF ebenfalls
entfernt.
Anschließend wird ein mittlerer Oxidfilm 6D auf der gesamten
Struktur mit Ausnahme der Feldoxidfilme 2 (Fig. 1H) gebildet,
der mittlere auf dem Speicherzellenbereich A und dem
Niederspannungs-Transistorbereich C gebildete Oxidfilm 6D
entfernt und eine dritter Reinigungsbehandlung durchgeführt
(Fig. 11). Während der dritten Reinigung erleidet der
Nitridfilm 6B des auf dem Speicherzellenbereich A gebildeten
dielektrischen Films 6 gewisse Beschädigungen.
Anschließend wird ein Gateoxidfilm 7 am Niederspannungs-Tran
sistorbereich C geschaffen. Zu diesem Zeitpunkt wird
erneut ein oberer Oxidfilm 60 auf dem Nitridfilm 6B gebildet,
so daß der dielektrische Film 6 mit einer ONO Struktur am
Speicherzellenbereich A entsteht.
Eine zweite Polysiliciumschicht 8 und eine Silicidschicht 9
werden nacheinander auf der gesamten Struktur einschließlich
des Feldoxidfilms 2 (Fig. 1K) gebildet und die zweite
Polysiliciumschicht 8 und die Silicidschicht 9 gemustert, so
daß am Hochspannung- und Niederspannungs-Transistorbereich B
und C die Gateelektroden 10B und 10C entstehen (Fig. 1L).
Eine Gateelektrode 10A wird an der aktiven Zone des
Speicherzellenbereichs A durch einen Musterungsprozeß
geschaffen.
Wie erwähnt, wird bei dem Verfahren zur Bildung der
Gateelektroden 10A, 10B und 10C am Speicherzellenbereich A,
Hochspannungs-Transistorbereich B bzw. Niederspannungs-Tran
sistorbereich C der am Speicherzellenbereich A
vorgesehene dielektrische Film 6 durch die Reinigungslösungen
beschädigt, die für die diversen Reinigungsbehandlungen zur
Anwendung kommen. Dadurch werden die Eigenschaften des
Bauelementes beeinträchtigt.
Ziel der vorliegenden Erfindung ist die Schaffung eines
Verfahrens zur Herstellung eines Flashspeicherelementes, mit
dem ein gleichförmiger dielektrischer Film ohne
Beschädigungen bei der Herstellung einer Gateelektrode
gebildet werden kann.
Das vorerwähnte Ziel wird gemäß der vorliegenden Erfindung
durch ein Verfahren mit dem folgenden Schritten erreicht:
Bildung eines Oxidfilms auf einem Siliciumsubstrat, das in
einen Speicherzellenbereich, einen Hochspannungs-Tran
sistorbereich und einen Niederspannungs-Transistorbereich
durch Feldoxidfilme unterteilt ist; Entfernung des am
Speicherzellenbereich gebildeten Oxidfilms und Bildung eines
Tunneloxidfilms auf dem freigelegten Siliciumsubstrat;
Bildung einer ersten Polysiliciumschicht auf der gesamten
Struktur einschließlich der Feldoxidfilme und Entfernung
eines Teiles der ersten Polysiliciumschicht, so daß die
erste Polysiliciumschicht an aktiven Zonen des
Speicherzellenbereichs und des Hochspannungs-Tran
sistorbereichs verbleibt; Bildung eines dielektrischen
Films mit einer ONO Struktur auf der gesamten Anordnung
einschließlich der Feldoxidfilme; Entfernung des
dielektrischen am Niederspannungs-Transistorbereich
gebildeten Films und Durchführung einer Reinigungsbehandlung;
Bildung eines Gateoxidfilms am Niederspannungs-Tran
sistorbereich und Bildung einer zweiten
Polysiliciumschicht auf der gesamten Struktur; Entfernung der
zweiten Polysiliciumschicht und des auf dem Hochspannungs-Tran
sistorbereich gebildeten dielektrischen Films sowie
Durchführung einer Reinigungsbehandlung; aufeinanderfolgende
Bildung einer dritten Polysiliciumschicht und einer
Silicidschicht auf der gesamten Struktur; und Bildung von
Gateelektroden am Speicherzellenbereich, Hochspannungs-Tran
sistorbereich und Niederspannungs-Transistorbereich durch
betreffende Musterungsbehandlungen. Die dritte
Polysiliciumschicht braucht nicht vorgesehen zu werden, wenn
die Dicke der ersten und zweiten Polysiliciumschichten
ausreichend ist.
Die Erfindung wird nachfolgend anhand eines
Ausführungsbeispieles und der Zeichnung näher erläutert. Es
zeigen:
Fig. 1A bis 1L geschnittene Ansichten von Bauelementen zur
Erläuterung eines herkömmlichen Verfahrens zur Herstellung
eines Flashspeicherelementes,
Fig. 2A bis 2K geschnittene Ansichten von Bauelementen zur
Erläuterung eines Verfahrens zur Herstellung eines
Flashspeicherelementes gemäß der vorliegenden Erfindung.
Die Erfindung wird nachfolgend im Detail anhand von Fig. 2A
bis 2K erläutert.
Ein Oxidfilm 13 wird auf einem Siliciumsubstrat 11 gebildet,
das in einen Speicherzellenbereich A, einen Hochspannungs-Tran
sistorbereich B und einen Niederspannungs-Tran
sistorbereich C durch Feldoxidfilme 12 unterteilt ist
(Fig. 2A). Der auf dem Speicherzellenbereich A gebildete
Oxidfilm 13 wird entfernt, so daß das Siliciumsubstrat 11
freigelegt wird, und ein Tunneloxidfilm 14 wird auf dem
freigelegten Siliciumsubstrat 11 (Fig. 2B) geschaffen. Danach
wird eine erste Polysiliciumschicht 15 auf der gesamten
Struktur einschließlich der Feldoxidfilme 12 (Fig. 2C)
gebildet und ein Teil der ersten Polysiliciumschicht 15
entfernt, so daß die erste Polysiliciumschicht 15 an den
aktiven Zonen des Speicherzellenbereichs A und des
Hochspannungs-Transistorbereichs B verbleibt (Fig. 2D).
Ein dielektrischer Film 16 mit einer ONO Struktur, bestehend
aus einem unteren Oxidfilm 16A, einen Nitridfilm 16B und
einem oberen Oxidfilm 160, wird auf der gesamten Struktur
einschließlich der Feldoxidfilme 12 gebildet (Fig. 2E).
Danach wird der dielektrische am Niederspannungs-Tran
sistorbereich C gebildete Film 16 entfernt und
anschließend eine Reinigungsbehandlung durchgeführt (Fig.
2F). Zu diesem Zeitpunkt wird die obere Oxidschicht 160 des
dielektrischen, am Speicherzellenbereich A gebildeten Films
16 durch die Reinigungslösung angegriffen.
Ein Gateoxidfilm 17 wird auf dem Niederspannungs-Tran
sistorbereich C und eine zweite Polysiliciumschicht 18
auf der gesamten Struktur gebildet (Fig. 2G). Dann werden die
zweite Polysiliciumschicht 18 und der dielektrische Film 16,
die am Hochspannungs-Transistorbereich B geschaffen wurden,
nacheinander entfernt, und wird anschließend eine
Reinigungsbehandlung durchgeführt (Fig. 2H).
Eine dritte Polysiliciumschicht 21 und eine Silicidschicht 19
werden nacheinander auf der gesamten Struktur gebildet (Fig.
2I). Eine Gateelektrode 20B, bestehend aus dem Oxidfilm 13,
der ersten Polysiliciumschicht 15, der dritten
Polysiliciumschicht 21 und der Silicidschicht 19, wird auf
dem Hochspannungs-Transistorbereich B geschaffen und eine
Gateelektrode 20C, bestehend aus dem Gateoxidfilm 17, der
zweiten Polysiliciumschicht 18, der dritten
Polysiliciumschicht 21 und der Silicidschicht 19, wird am
Niederspannungs-Transistorbereich C geschaffen, jeweils durch
eine betreffende Musterungsbehandlung. Eine Gateelektrode 20A,
bestehend aus dem Tunneloxidfilm 14, der ersten
Polysiliciumschicht 15, der dielektrischen Schicht 16, der
zweiten und dritten Polysiliciumschichten 18 und 21 sowie der
Siliciumschicht 19, welche übereinander angeordnet sind, wird
ebenfalls am Speicherzellenbereich A (Fig. 2K) durch die
Musterungsbehandlung geschaffen.
Da, wie vorerwähnt, während der Behandlung zur Bildung der
Gateelektroden 20A, 20B und 20C gemäß der vorliegenden
Erfindung, nur der dielektrische, am Speicherzellenbereich A
geschaffene Film 16, insbesondere der obere Oxidfilm 160, der
Reinigungslösung ausgesetzt wird, die bei der
Reinigungsbehandlung nach Entfernung des dielektrischen am
Niederspannungs-Transistorbereich C gebildeten Films zur
Anwendung kommt, läßt sich die Anzahl an Schädigungen am
dielektrischen Film 16 minimieren und wird dadurch ein
qualitativ hochwertiger dielektrischer Film erhalten.
Obgleich vorausgehend beschrieben wurde, daß die dritte
Polysiliciumschicht 21 auf der zweiten Polysiliciumschicht 18
(bei den Gateelektroden 20A und 20C) oder auf der ersten
Polysiliciumschicht 15 (bei der Gateelektrode 20B) gebildet
wird, braucht die dritten Polysiliciumschicht 21 nicht
vorgesehen werden, wenn die Dicke der ersten und zweiten
Polysiliciumschichten 15 und 18 ausreichend ist.
Obgleich die Erfindung vorausgehend anhand bevorzugter
Ausführungsbeispiele mit einem gewissen Grad an
Spezialisierung erläutert wurde, ist sie darauf nicht
beschränkt. Es versteht sich vielmehr, daß Modifikationen
und Änderungen, die sich dem Fachmann anhand der gegebenen
Lehre anbieten, zum Gegenstand der Erfindung zu zählen sind.
Gegenstand der Erfindung ist ferner eine nach dem
erfindungsgemäßen Verfahren hergestelltes
Flashspeicherelement mit den vorbeschriebenen Merkmalen.
Claims (2)
1. Verfahren zur Herstellung eines Flashspeicherelementes,
gekennzeichnet durch die folgenden Schritte:
Bildung eines Oxidfilms auf einem Siliciumsubstrat, das in einen Speicherzellenbereich, einen Hochspannungs-Tran sistorbereich und einen Niederspannungs-Transistorbereich durch Feldoxidfilme unterteilt ist;
Entfernung des am Speicherzellenbereich gebildeten Oxidfilms und Bildung eines Tunneloxidfilms am freigelegten Siliciumsubstrat;
Bildung einer ersten Polysiliciumschicht auf der gesamten Struktur einschließlich der Feldoxidfilme und Entfernung eines Teiles der ersten Polysiliciumschicht, so daß die erste Polysiliciumschicht an aktiven Zonen des Speicherzellenbereichs und Hochspannungs-Transistorbereichs verbleibt;
Bildung eines dielektrischen Films mit einer ONO Struktur auf der gesamten Anordnung einschließlich der Feldoxidfilme;
Entfernung des dielektrischen auf dem Niederspannungs-Tran sistorbereich gebildeten Films und Durchführung einer Reinigungsbehandlung;
Bildung eines Gateoxidfilms am Niederspannungs-Tran sistorbereich und Bildung einer zweiten Polysiliciumschicht auf der gesamten Struktur;
Entfernung der zweiten Polysiliciumschicht und des dielektrischen am Hochspannungs-Transistorbereich gebildeten Films und Durchführung einer Reinigungsbehandlung;
aufeinanderfolgende Bildung einer dritten Polysiliciumschicht und einer Silicidschicht auf der gesamten Struktur; und
Bildung von Gateelektroden am Speicherzellenbereich, Hochspannungs-Transistorbereich und Niederspannungs-Tran sistorbereich durch eine betreffende Musterungsbehandlung.
Bildung eines Oxidfilms auf einem Siliciumsubstrat, das in einen Speicherzellenbereich, einen Hochspannungs-Tran sistorbereich und einen Niederspannungs-Transistorbereich durch Feldoxidfilme unterteilt ist;
Entfernung des am Speicherzellenbereich gebildeten Oxidfilms und Bildung eines Tunneloxidfilms am freigelegten Siliciumsubstrat;
Bildung einer ersten Polysiliciumschicht auf der gesamten Struktur einschließlich der Feldoxidfilme und Entfernung eines Teiles der ersten Polysiliciumschicht, so daß die erste Polysiliciumschicht an aktiven Zonen des Speicherzellenbereichs und Hochspannungs-Transistorbereichs verbleibt;
Bildung eines dielektrischen Films mit einer ONO Struktur auf der gesamten Anordnung einschließlich der Feldoxidfilme;
Entfernung des dielektrischen auf dem Niederspannungs-Tran sistorbereich gebildeten Films und Durchführung einer Reinigungsbehandlung;
Bildung eines Gateoxidfilms am Niederspannungs-Tran sistorbereich und Bildung einer zweiten Polysiliciumschicht auf der gesamten Struktur;
Entfernung der zweiten Polysiliciumschicht und des dielektrischen am Hochspannungs-Transistorbereich gebildeten Films und Durchführung einer Reinigungsbehandlung;
aufeinanderfolgende Bildung einer dritten Polysiliciumschicht und einer Silicidschicht auf der gesamten Struktur; und
Bildung von Gateelektroden am Speicherzellenbereich, Hochspannungs-Transistorbereich und Niederspannungs-Tran sistorbereich durch eine betreffende Musterungsbehandlung.
2. Verfahren zur Herstellung eines Flashspeicherelementes,
gekennzeichnet durch die folgenden Schritte:
Bildung eines Oxidfilms auf einem Siliciumsubstrat, das in einen Speicherzellenbereich, einen Hochspannungs-Tran sistorbereich und einen Niederspannungs-Transistorbereich durch Feldoxidfilme unterteilt ist;
Entfernung des am Speicherzellenbereich gebildeten Oxidfilms und Bildung eines Tunneloxidfilms am freigelegten Siliciumsubstrat;
Bildung einer ersten Polysiliciumschicht auf der gesamten Struktur einschließlich der Feldoxidfilme und Entfernung eines Teiles der ersten Polysiliciumschicht, so daß die erste Polysiliciumschicht an aktiven Zonen des Speicherzellenbereichs und des Hochspannungs-Tran sistorbereichs verbleibt;
Bildung eines dielektrischen Films mit einer ONO Struktur auf der gesamten Anordnung einschließlich der Feldoxidfilme;
Entfernung des dielektrischen am Niederspannungs-Tran sistorbereich gebildeten Films und Durchführung einer Reinigungsbehandlung;
Bildung eines Gateoxidfilms am Niederspannungs-Tran sistorbereich und Bildung einer zweiten Polysiliciumschicht auf der gesamten Struktur;
Entfernung der zweiten Polysiliciumschicht und des dielektrischen Films, die am Hochspannungs-Transistorbereich gebildet sind und Durchführung einer Reinigungsbehandlung;
Bildung einer dritten Polysiliciumschicht auf der gesamten Struktur, und
Bildung von Gateelektroden am Speicherzellenbereich, Hochspannungs-Transistorbereich und Niederspannungs-Tran sistorbereich durch eine entsprechende Musterungsbehandlung.
Bildung eines Oxidfilms auf einem Siliciumsubstrat, das in einen Speicherzellenbereich, einen Hochspannungs-Tran sistorbereich und einen Niederspannungs-Transistorbereich durch Feldoxidfilme unterteilt ist;
Entfernung des am Speicherzellenbereich gebildeten Oxidfilms und Bildung eines Tunneloxidfilms am freigelegten Siliciumsubstrat;
Bildung einer ersten Polysiliciumschicht auf der gesamten Struktur einschließlich der Feldoxidfilme und Entfernung eines Teiles der ersten Polysiliciumschicht, so daß die erste Polysiliciumschicht an aktiven Zonen des Speicherzellenbereichs und des Hochspannungs-Tran sistorbereichs verbleibt;
Bildung eines dielektrischen Films mit einer ONO Struktur auf der gesamten Anordnung einschließlich der Feldoxidfilme;
Entfernung des dielektrischen am Niederspannungs-Tran sistorbereich gebildeten Films und Durchführung einer Reinigungsbehandlung;
Bildung eines Gateoxidfilms am Niederspannungs-Tran sistorbereich und Bildung einer zweiten Polysiliciumschicht auf der gesamten Struktur;
Entfernung der zweiten Polysiliciumschicht und des dielektrischen Films, die am Hochspannungs-Transistorbereich gebildet sind und Durchführung einer Reinigungsbehandlung;
Bildung einer dritten Polysiliciumschicht auf der gesamten Struktur, und
Bildung von Gateelektroden am Speicherzellenbereich, Hochspannungs-Transistorbereich und Niederspannungs-Tran sistorbereich durch eine entsprechende Musterungsbehandlung.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024393A KR100199382B1 (ko) | 1996-06-27 | 1996-06-27 | 플래쉬 메모리 소자의 제조방법 |
| KR96-24393 | 1996-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19727397A1 true DE19727397A1 (de) | 1998-01-02 |
| DE19727397B4 DE19727397B4 (de) | 2004-08-19 |
Family
ID=19463798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19727397A Expired - Fee Related DE19727397B4 (de) | 1996-06-27 | 1997-06-27 | Verfahren zum Herstellen eines Flashspeicherelementes mit Hochspannungs-Transistorbereich und Niederspannungs-Transistorbereich |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5888869A (de) |
| JP (1) | JP2777357B2 (de) |
| KR (1) | KR100199382B1 (de) |
| CN (1) | CN1085412C (de) |
| DE (1) | DE19727397B4 (de) |
| GB (1) | GB2314678B (de) |
| TW (1) | TW339471B (de) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69734278D1 (de) * | 1997-07-03 | 2006-02-09 | St Microelectronics Srl | Herstellungsverfahren eines nichtflüchtigen Halbleiterspeicherbauelementes mit abgeschirmtem Einpolysiliziumgate-Speicherabschnitt |
| US6040216A (en) * | 1997-08-11 | 2000-03-21 | Mosel Vitelic, Inc. | Method (and device) for producing tunnel silicon oxynitride layer |
| AU735045B2 (en) * | 1997-10-30 | 2001-06-28 | Texas Instruments Incorporated | A process flow to integrate high and low voltage peripheral transistors with a floating gate array |
| TW374939B (en) * | 1997-12-19 | 1999-11-21 | Promos Technologies Inc | Method of formation of 2 gate oxide layers of different thickness in an IC |
| EP0975022A1 (de) * | 1998-07-22 | 2000-01-26 | STMicroelectronics S.r.l. | Herstellungsverfahren für elektronische Bauelemente mit Festwertspeicherzellen und Niederspannungstransistoren, die selbstjustierte Silizidübergänge aufweisen |
| US6191444B1 (en) | 1998-09-03 | 2001-02-20 | Micron Technology, Inc. | Mini flash process and circuit |
| KR100268894B1 (ko) * | 1998-09-29 | 2000-10-16 | 김영환 | 플래쉬 메모리 소자의 제조방법 |
| EP1005079B1 (de) * | 1998-11-26 | 2012-12-26 | STMicroelectronics Srl | Integrationsverfahren eines Festwertspeichers und eines Hochleistungslogikschaltkreises auf einem Chip |
| US6362049B1 (en) * | 1998-12-04 | 2002-03-26 | Advanced Micro Devices, Inc. | High yield performance semiconductor process flow for NAND flash memory products |
| US6180456B1 (en) * | 1999-02-17 | 2001-01-30 | International Business Machines Corporation | Triple polysilicon embedded NVRAM cell and method thereof |
| TW445620B (en) * | 1999-03-05 | 2001-07-11 | United Microelectronics Corp | Method for manufacturing the source line of nonvolatile memory |
| US6130168A (en) * | 1999-07-08 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process |
| US6159802A (en) * | 1999-07-14 | 2000-12-12 | United Microelectronics Corp. | Method of forming a stack-gate of a non-volatile memory on a semiconductor wafer |
| TW415045B (en) * | 1999-08-10 | 2000-12-11 | United Microelectronics Corp | Manufacture of embedded flash memory |
| US6177362B1 (en) * | 1999-08-17 | 2001-01-23 | United Microelectronics Corp. | Fabrication method for gate structure having gate dielectric layers of different thickness |
| US6238984B1 (en) * | 2000-05-05 | 2001-05-29 | United Microelectronics Corp. | Integrating high voltage and low voltage device with silicide block mask |
| DE10110150A1 (de) * | 2001-03-02 | 2002-09-19 | Infineon Technologies Ag | Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray |
| US6399443B1 (en) * | 2001-05-07 | 2002-06-04 | Chartered Semiconductor Manufacturing Ltd | Method for manufacturing dual voltage flash integrated circuit |
| KR100399350B1 (ko) * | 2001-08-09 | 2003-09-26 | 삼성전자주식회사 | 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법 |
| KR100407573B1 (ko) * | 2001-08-09 | 2003-11-28 | 삼성전자주식회사 | 부유 트랩형 비휘발성 메모리 장치 형성 방법 |
| US6551883B1 (en) * | 2001-12-27 | 2003-04-22 | Silicon Integrated Systems Corp. | MOS device with dual gate insulators and method of forming the same |
| KR100437451B1 (ko) * | 2002-05-07 | 2004-06-23 | 삼성전자주식회사 | 트랩형 비휘발성 메모리 장치의 제조 방법 |
| US6797568B1 (en) * | 2002-11-21 | 2004-09-28 | Lattice Semiconductor Corp. | Flash technology transistors and methods for forming the same |
| JP2004228358A (ja) * | 2003-01-23 | 2004-08-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100518577B1 (ko) * | 2003-05-26 | 2005-10-04 | 삼성전자주식회사 | 원 타임 프로그래머블 메모리 소자 및 이를 포함하는반도체 집적회로와 그 제조방법 |
| KR100557995B1 (ko) * | 2003-07-30 | 2006-03-06 | 삼성전자주식회사 | 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법 |
| CN100361292C (zh) * | 2004-12-30 | 2008-01-09 | 旺宏电子股份有限公司 | 快闪存储单元制造方法 |
| US8642441B1 (en) * | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
| US7439134B1 (en) * | 2007-04-20 | 2008-10-21 | Freescale Semiconductor, Inc. | Method for process integration of non-volatile memory cell transistors with transistors of another type |
| KR100957873B1 (ko) * | 2007-12-28 | 2010-05-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 산화막 형성 방법 |
| CN103367255A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 可多次编程的硅氧化氮氧化硅的制造方法 |
| CN104952734B (zh) * | 2015-07-16 | 2020-01-24 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5183773A (en) * | 1989-04-13 | 1993-02-02 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device including such input protection transistor |
| JP2509697B2 (ja) * | 1989-04-28 | 1996-06-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5104819A (en) * | 1989-08-07 | 1992-04-14 | Intel Corporation | Fabrication of interpoly dielctric for EPROM-related technologies |
| US5223451A (en) * | 1989-10-06 | 1993-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it |
| KR930007527B1 (ko) * | 1990-09-22 | 1993-08-12 | 삼성전자 주식회사 | 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조 |
| US5175120A (en) * | 1991-10-11 | 1992-12-29 | Micron Technology, Inc. | Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors |
| KR960012303B1 (ko) * | 1992-08-18 | 1996-09-18 | 삼성전자 주식회사 | 불휘발성 반도체메모리장치 및 그 제조방법 |
| US5292681A (en) * | 1993-09-16 | 1994-03-08 | Micron Semiconductor, Inc. | Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors |
| US5478767A (en) * | 1994-09-30 | 1995-12-26 | United Microelectronics Corporation | Method of making a flash EEPROM memory cell comprising polysilicon and textured oxide sidewall spacers |
| JPH08167705A (ja) * | 1994-12-15 | 1996-06-25 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US5723355A (en) * | 1997-01-17 | 1998-03-03 | Programmable Microelectronics Corp. | Method to incorporate non-volatile memory and logic components into a single sub-0.3 micron fabrication process for embedded non-volatile memory |
-
1996
- 1996-06-27 KR KR1019960024393A patent/KR100199382B1/ko not_active IP Right Cessation
-
1997
- 1997-06-16 TW TW086108329A patent/TW339471B/zh not_active IP Right Cessation
- 1997-06-19 GB GB9712952A patent/GB2314678B/en not_active Expired - Fee Related
- 1997-06-20 US US08/879,419 patent/US5888869A/en not_active Expired - Lifetime
- 1997-06-23 JP JP9165856A patent/JP2777357B2/ja not_active Expired - Fee Related
- 1997-06-27 CN CN97111869A patent/CN1085412C/zh not_active Expired - Fee Related
- 1997-06-27 DE DE19727397A patent/DE19727397B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100199382B1 (ko) | 1999-06-15 |
| GB2314678B (en) | 2001-04-25 |
| US5888869A (en) | 1999-03-30 |
| GB2314678A (en) | 1998-01-07 |
| CN1085412C (zh) | 2002-05-22 |
| KR980006428A (ko) | 1998-03-30 |
| JPH1093055A (ja) | 1998-04-10 |
| TW339471B (en) | 1998-09-01 |
| DE19727397B4 (de) | 2004-08-19 |
| JP2777357B2 (ja) | 1998-07-16 |
| CN1177212A (zh) | 1998-03-25 |
| GB9712952D0 (en) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19727397B4 (de) | Verfahren zum Herstellen eines Flashspeicherelementes mit Hochspannungs-Transistorbereich und Niederspannungs-Transistorbereich | |
| DE3784758T2 (de) | Herstellungsverfahren für EPROM-Zellen mit Oxid-Nitrid-oxid-Dielektrikum. | |
| DE19654738B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE102004024603B4 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung mit Oxidfilmschichten verschiedener Stärken | |
| DE4126046C2 (de) | Herstellungsverfahren für einen DRAM-Speicherzellenkondensator | |
| DE69005129T2 (de) | Verfahren zur Herstellung von integrierten Schaltungen mit EPROM-Speicher-Transistoren und logischen Transistoren. | |
| DE2153103A1 (de) | Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben | |
| DE3314100A1 (de) | Verfahren zum herstellen eines integrierten kondensators und eine auf diese weise erhaltene anordnung | |
| DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
| DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
| DE19533165A1 (de) | Verfahren zur Herstellung einer nicht flüchtigen Speicherzelle | |
| DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
| DE10235793B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor) | |
| DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
| DE19521469B4 (de) | Hochspannungstransistorstruktur für eine Halbleitervorrichtung sowie Verfahren zu deren Herstellung | |
| DE2227344C3 (de) | ||
| DE2351437B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material | |
| DE102006060800A1 (de) | Verfahren zum Bilden eines Grabens | |
| DE69226569T2 (de) | Selbstjustierender Polysilizium-T-Gatekontakt | |
| EP0028786B1 (de) | Ionenimplantationsverfahren | |
| DE10306310B4 (de) | Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung | |
| DE2514139A1 (de) | Verfahren zum herstellen eines kondensators | |
| EP0931342B1 (de) | Eine barrierenfreie halbleiterspeicheranordnungen und deren herstellungsverfahren | |
| DE19540173A1 (de) | Kondensator einer Halbleitervorrichtung und Verfahren zu dessen Herstellung | |
| DE2703618A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140101 |