KR980006428A - 플래쉬 메모리 소자의 제조방법 - Google Patents

플래쉬 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR980006428A
KR980006428A KR1019960024393A KR19960024393A KR980006428A KR 980006428 A KR980006428 A KR 980006428A KR 1019960024393 A KR1019960024393 A KR 1019960024393A KR 19960024393 A KR19960024393 A KR 19960024393A KR 980006428 A KR980006428 A KR 980006428A
Authority
KR
South Korea
Prior art keywords
forming
oxide film
polysilicon layer
gate electrode
layer
Prior art date
Application number
KR1019960024393A
Other languages
English (en)
Other versions
KR100199382B1 (ko
Inventor
조민국
김종오
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019960024393A priority Critical patent/KR100199382B1/ko
Priority to TW086108329A priority patent/TW339471B/zh
Priority to GB9712952A priority patent/GB2314678B/en
Priority to US08/879,419 priority patent/US5888869A/en
Priority to JP9165856A priority patent/JP2777357B2/ja
Priority to CN97111869A priority patent/CN1085412C/zh
Priority to DE19727397A priority patent/DE19727397B4/de
Publication of KR980006428A publication Critical patent/KR980006428A/ko
Application granted granted Critical
Publication of KR100199382B1 publication Critical patent/KR100199382B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 제조방법을 제공하는 것으로, 게이트 전극 형성과정에서 유전체막의 손상을 최대한으로 감소시켜 균일한 유전체막을 형성하므로서 소자의 특성을 향상시킬 수 있는 효과가 있다.

Description

플래쉬 메모리 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a 내지 2k도는 본 발명에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위한 소자의 단면도.

Claims (3)

  1. 플래쉬 메모리 소자의 제조방법에 있어서, 필드산화막이 형성된 실리콘기판의 전체 상부면에 고전압용 게이트산화막을 형성하는 단계와, 상기 단계로부터 사익 실리콘기판의 메모리셀이 형성될 영역이 노출되도록 상기 고전압용 게이트 산화막을 제거한 후 터널 산화막을 형성하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 제1폴리 실리콘층을 형성한 후 메모리 셀 및 고전압용 트랜지스터 영역의 액티브에만 상기 제1폴리실리콘층이 남도록 하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 하부 산화막, 질화막 및 상부 산화막의 구조를 갖는 유전체막을 형성하는 단계와, 상기 단계로부터 상기 저전압용 트랜지스터 영역에 형성된 상기 유전체막을 제거한 후 세정공정을 실시하는 단계와, 상기 단계로부터 상기 저전압용 트랜지스터 영역에 게이트 산화막을 형성한 후 상기 실리콘기판의 전체 상부면에 제2폴리실리콘층을 형성하는 단계와, 상기 단계로부터 상기 고전압 트랜지스터 영역에 형성된 상기 제2폴리실리콘층 및 유전체막을 순차적으로 제거한 후 세정공정을 실시하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 상부 폴리실리콘층 및 실리사이드층을 순차적으로 형성하는 단계와, 상기 단계로부터 상기 고전압 및 저전압용 트랜지스터 영역에 각각의 게이트 전극을 형성하는 단계와, 상기 단계로부터 상기 메모리셀 영역에 게이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
  2. 제1항에 있어서, 상기 고전압용 게이트 전극은 산화막, 제1폴리실리콘층, 상부 폴리실리콘층 및 실리사이드 층으로 이루어지고, 저전압용 게이트 전극은 산화막, 제2폴리실리콘층, 상부 폴리실리콘층 및 실리사이드 층으로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
  3. 제1항에 있어서, 상기 고전압용 게이트 전극은 산화막, 제1폴리실리콘층, 및 실리사이드 층으로 이루어지고, 저전압용 게이트 전극은 산화막, 제2폴리실리콘층 및 실리사이드 층으로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
KR1019960024393A 1996-06-27 1996-06-27 플래쉬 메모리 소자의 제조방법 KR100199382B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960024393A KR100199382B1 (ko) 1996-06-27 1996-06-27 플래쉬 메모리 소자의 제조방법
TW086108329A TW339471B (en) 1996-06-27 1997-06-16 Manufacturing method of fast-flash memory cells
GB9712952A GB2314678B (en) 1996-06-27 1997-06-19 Method of fabricating a flash memory device
US08/879,419 US5888869A (en) 1996-06-27 1997-06-20 Method of fabricating a flash memory device
JP9165856A JP2777357B2 (ja) 1996-06-27 1997-06-23 フラッシュメモリ素子の製造方法
CN97111869A CN1085412C (zh) 1996-06-27 1997-06-27 闪速存储器件的制造方法
DE19727397A DE19727397B4 (de) 1996-06-27 1997-06-27 Verfahren zum Herstellen eines Flashspeicherelementes mit Hochspannungs-Transistorbereich und Niederspannungs-Transistorbereich

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024393A KR100199382B1 (ko) 1996-06-27 1996-06-27 플래쉬 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR980006428A true KR980006428A (ko) 1998-03-30
KR100199382B1 KR100199382B1 (ko) 1999-06-15

Family

ID=19463798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024393A KR100199382B1 (ko) 1996-06-27 1996-06-27 플래쉬 메모리 소자의 제조방법

Country Status (7)

Country Link
US (1) US5888869A (ko)
JP (1) JP2777357B2 (ko)
KR (1) KR100199382B1 (ko)
CN (1) CN1085412C (ko)
DE (1) DE19727397B4 (ko)
GB (1) GB2314678B (ko)
TW (1) TW339471B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399350B1 (ko) * 2001-08-09 2003-09-26 삼성전자주식회사 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69734278D1 (de) * 1997-07-03 2006-02-09 St Microelectronics Srl Herstellungsverfahren eines nichtflüchtigen Halbleiterspeicherbauelementes mit abgeschirmtem Einpolysiliziumgate-Speicherabschnitt
US6040216A (en) * 1997-08-11 2000-03-21 Mosel Vitelic, Inc. Method (and device) for producing tunnel silicon oxynitride layer
AU735045B2 (en) * 1997-10-30 2001-06-28 Texas Instruments Incorporated A process flow to integrate high and low voltage peripheral transistors with a floating gate array
TW374939B (en) * 1997-12-19 1999-11-21 Promos Technologies Inc Method of formation of 2 gate oxide layers of different thickness in an IC
EP0975022A1 (en) * 1998-07-22 2000-01-26 STMicroelectronics S.r.l. Method for manufacturing electronic devices comprising non-volatile memory cells and LV transistors, with salicided junctions
US6191444B1 (en) 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
KR100268894B1 (ko) * 1998-09-29 2000-10-16 김영환 플래쉬 메모리 소자의 제조방법
EP1005079B1 (en) * 1998-11-26 2012-12-26 STMicroelectronics Srl Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry
US6362049B1 (en) * 1998-12-04 2002-03-26 Advanced Micro Devices, Inc. High yield performance semiconductor process flow for NAND flash memory products
US6180456B1 (en) * 1999-02-17 2001-01-30 International Business Machines Corporation Triple polysilicon embedded NVRAM cell and method thereof
TW445620B (en) * 1999-03-05 2001-07-11 United Microelectronics Corp Method for manufacturing the source line of nonvolatile memory
US6130168A (en) * 1999-07-08 2000-10-10 Taiwan Semiconductor Manufacturing Company Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process
US6159802A (en) * 1999-07-14 2000-12-12 United Microelectronics Corp. Method of forming a stack-gate of a non-volatile memory on a semiconductor wafer
TW415045B (en) * 1999-08-10 2000-12-11 United Microelectronics Corp Manufacture of embedded flash memory
US6177362B1 (en) * 1999-08-17 2001-01-23 United Microelectronics Corp. Fabrication method for gate structure having gate dielectric layers of different thickness
US6238984B1 (en) * 2000-05-05 2001-05-29 United Microelectronics Corp. Integrating high voltage and low voltage device with silicide block mask
DE10110150A1 (de) * 2001-03-02 2002-09-19 Infineon Technologies Ag Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray
US6399443B1 (en) * 2001-05-07 2002-06-04 Chartered Semiconductor Manufacturing Ltd Method for manufacturing dual voltage flash integrated circuit
KR100407573B1 (ko) * 2001-08-09 2003-11-28 삼성전자주식회사 부유 트랩형 비휘발성 메모리 장치 형성 방법
US6551883B1 (en) * 2001-12-27 2003-04-22 Silicon Integrated Systems Corp. MOS device with dual gate insulators and method of forming the same
KR100437451B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
US6797568B1 (en) * 2002-11-21 2004-09-28 Lattice Semiconductor Corp. Flash technology transistors and methods for forming the same
JP2004228358A (ja) * 2003-01-23 2004-08-12 Fujitsu Ltd 半導体装置の製造方法
KR100518577B1 (ko) * 2003-05-26 2005-10-04 삼성전자주식회사 원 타임 프로그래머블 메모리 소자 및 이를 포함하는반도체 집적회로와 그 제조방법
KR100557995B1 (ko) * 2003-07-30 2006-03-06 삼성전자주식회사 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법
CN100361292C (zh) * 2004-12-30 2008-01-09 旺宏电子股份有限公司 快闪存储单元制造方法
US8642441B1 (en) * 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
US7439134B1 (en) * 2007-04-20 2008-10-21 Freescale Semiconductor, Inc. Method for process integration of non-volatile memory cell transistors with transistors of another type
KR100957873B1 (ko) * 2007-12-28 2010-05-13 매그나칩 반도체 유한회사 반도체 소자의 게이트 산화막 형성 방법
CN103367255A (zh) * 2012-03-26 2013-10-23 上海宏力半导体制造有限公司 可多次编程的硅氧化氮氧化硅的制造方法
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183773A (en) * 1989-04-13 1993-02-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including such input protection transistor
JP2509697B2 (ja) * 1989-04-28 1996-06-26 株式会社東芝 半導体装置およびその製造方法
US5104819A (en) * 1989-08-07 1992-04-14 Intel Corporation Fabrication of interpoly dielctric for EPROM-related technologies
US5223451A (en) * 1989-10-06 1993-06-29 Kabushiki Kaisha Toshiba Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it
KR930007527B1 (ko) * 1990-09-22 1993-08-12 삼성전자 주식회사 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조
US5175120A (en) * 1991-10-11 1992-12-29 Micron Technology, Inc. Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors
KR960012303B1 (ko) * 1992-08-18 1996-09-18 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
US5292681A (en) * 1993-09-16 1994-03-08 Micron Semiconductor, Inc. Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors
US5478767A (en) * 1994-09-30 1995-12-26 United Microelectronics Corporation Method of making a flash EEPROM memory cell comprising polysilicon and textured oxide sidewall spacers
JPH08167705A (ja) * 1994-12-15 1996-06-25 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US5723355A (en) * 1997-01-17 1998-03-03 Programmable Microelectronics Corp. Method to incorporate non-volatile memory and logic components into a single sub-0.3 micron fabrication process for embedded non-volatile memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399350B1 (ko) * 2001-08-09 2003-09-26 삼성전자주식회사 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법

Also Published As

Publication number Publication date
KR100199382B1 (ko) 1999-06-15
GB2314678B (en) 2001-04-25
US5888869A (en) 1999-03-30
GB2314678A (en) 1998-01-07
CN1085412C (zh) 2002-05-22
JPH1093055A (ja) 1998-04-10
DE19727397A1 (de) 1998-01-02
TW339471B (en) 1998-09-01
DE19727397B4 (de) 2004-08-19
JP2777357B2 (ja) 1998-07-16
CN1177212A (zh) 1998-03-25
GB9712952D0 (en) 1997-08-20

Similar Documents

Publication Publication Date Title
KR980006428A (ko) 플래쉬 메모리 소자의 제조방법
KR20010089659A (ko) 비-부동 바디를 구비한 전계 효과 트랜지스터와 벌크실리콘 웨이퍼 상에 상기 전계 효과 트랜지스터를형성하는 방법
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR970077642A (ko) 반도체 소자의 캐패시터 제조 방법
KR900019239A (ko) 집적회로용 로칼인터커넥트
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
KR910013273A (ko) 초고집적 디램셀 및 그 제조방법
KR950015643A (ko) 트랜지스터 구조 및 그 제조방법
KR100275114B1 (ko) 낮은비트라인커패시턴스를갖는반도체소자및그제조방법
JP2915036B2 (ja) 半導体集積回路装置の製造方法
KR950012649A (ko) 반도체 장치의 모스(mos)형 트랜지스터 제조방법
KR970003965A (ko) 캐패시터의 전하저장 전극 형성 방법
KR960015919A (ko) 반도체소자의 전하보존전극 제조방법
KR960015809A (ko) 반도체소자의 제조방법
KR970077693A (ko) 플래쉬 메모리 셀의 제조 방법
KR970018718A (ko) 오프셋 길이를 증가시킨 박막 트랜지스터의 제조방법
KR970004037A (ko) 반도체 소자의 트랜지스터 제조방법
KR980006430A (ko) 플래쉬 메모리 셀의 제조 방법
KR900019017A (ko) 디램셀의 제조방법
KR970018628A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR950024267A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
JPH1174377A (ja) 半導体集積回路装置及びその製造方法
JPH07321213A (ja) 半導体集積回路装置およびその製造方法
KR970024321A (ko) 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor of a semiconductor device)
KR950004539A (ko) 반도체 기억장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee