DE3524274A1 - Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat - Google Patents

Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat

Info

Publication number
DE3524274A1
DE3524274A1 DE19853524274 DE3524274A DE3524274A1 DE 3524274 A1 DE3524274 A1 DE 3524274A1 DE 19853524274 DE19853524274 DE 19853524274 DE 3524274 A DE3524274 A DE 3524274A DE 3524274 A1 DE3524274 A1 DE 3524274A1
Authority
DE
Germany
Prior art keywords
layer
substrate
chlorine
oxide
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19853524274
Other languages
English (en)
Inventor
Elizabeth Lee Hillsboro Oreg. Patterson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE3524274A1 publication Critical patent/DE3524274A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

PATENTANWÄLTE ZENZ & HELBER-D 4300"ESStN 1 AM RUHRSTEIN 1 · TEL.: (02 01) 4126
INTEL CORPORATION OO242/4
3065 Bowers Avenue, Sanata Clara, Kalifornien 95051, V.St.A.
Verfahren zur Trennung von Halbleiter-Bauelementen auf einem Siliziumsubstrat
Die Erfindung betrifft das Gebiet der Oxydationsverfahren für integrierte Schaltungen, insbesondere für Metalloxydhalbleiter (MOS)-Schaltungen.
Bei der Herstellung von Metalloxydhalbleiter (MOS)-Schaltungen wird eine "Frontenden-" Behandlung zur Bildung dicker Feldoxydbereiche an vorgegebenen Stellen auf dem Substrat verwendet. Diese dicken Feldeffektoxydbereiche dienen in erster Linie der Trennung bzw. Isolation, z.B. der Verhinderung parasitärer Ströme, die auftreten würden, wenn Leitungen diese Bereiche kreuzen.
Das übliche Verfahren zur Bildung dieser Feldoxydbereiche macht von einer Siliziumnitridschicht Gebrauch. Öffnungen werden in dieser Schicht an vorgegebenen Stellen ausgebildet, und danach wird ein Oxyd auf dem Substrat aufgewachsen. Das Oxyd wächst in erster Linie an den Öffnungen und nicht an den von der Siliziumnitridschicht geschützten Bereichen. Wenn das Oxyd wächst, hebt es die Ränder der Siliziumnitridschicht an den Öffnungen an. In diesen Zonen, in denen die Siliziumnitridschicht angehoben ist, wird das Feldoxyd dünner und verjüngt sich generell. Diese verjüngten Bereiche, die an der Nitrid-Substrat-Grenzschicht auftreten, werden manchmal als "Vogelschnäbel" bezeichnet, da ihr Querschnitt einem Vogelschnabel ähnelt.
Wie genauer in Verbindung mit Figur 1 beschrieben werden wird, brauchen die Vogelschnabel-Oxydbereiche Substratfläche, ohne Vorteile zu erbringen. So ist beispielsweise in der Schnabelzone das Oxyd generell zu dünn, um eine gute Trennung bzw. Entkopplung zu bewirken, und trotzdem zu dick, um als Teil von aktiven Bauelementen verwendet werden zu können.
Es wurden bereits einige Lösungen vorgeschlagen, um die Vogelschnäbel zu verringern oder in anderer Weise Substratfläche einzusparen. Aus der US-PS 4 352 236 ist die Bildung von zwei Oxydfeldern bekannt, von denen das eine dicker als das andere ist. Die dünnere Oxydschicht hat einen kleineren Schnabel und wird dort verwendet, wo eine geringere Trennwirkung erforderlich ist.
Die Steuerung der Vogelschnäbel wurde von J. Hui u.a. in "Selective Oxdiation Technologies for High Density MOS", IEEE
* Electronic Devices Letters, Vol. EDL-2, No. 10, Oktober 1981, Seite 244 und in "Electrical Properties of MOS Devices Made
/ with SILO Technology", IEDM, 1982, Seite 220 beschrieben. Die Autoren dieser Druckschriften schlagen die Bildung einer Nitridschicht direkt auf dem Substrat ohne dazwischenliegende Oxydschicht vor.
Die Bildung örtlicher Oxydzonen unter Verwendung von Siliziumnitrid ist in den US-PS'n 3 751 722 und 3 752 711 beschrieben. Keine dieser Patentschriften wendet sich jedoch den Problemen von Vogelschnäbeln zu.
Der Erfindung liegt die Aufgabe zugrunde, ein Oxydationsverfahren zur Verfügung zu stellen, mit dessen Hilfe Feldoxydbereiche mit besonders kleinen Vogelschnabelprofilen und damit geringem Platzbedarf herstellbar sind.
Zur Lösung dieser Aufgabe sieht die Erfindung das Verfahren gemäß Anspruch 1 vor.
Bei dem erfindungsgemäßen Verfahren zur Bildung von Oxydfeld- -Trennbereichen in einem MOS-Prozeß wird eine dünne Schicht aus Siliziumnitrid (Si3N4) auf die Oberfläche eines Siliziumsubstrats thermisch aufgewachsen. Die Nitridschicht wird danach mittels eines chemischen Niederschlagsschritts aus der Dampfphase bei niedrigem Druck (LPCVD) dicker gemacht. Die Gesamtstärke des thermisch gebildeten und aus der Dampfphase niedergeschlagenen Nitrids beträgt etwa 2 7,5-2 8,0 nm. Durch Standard-Maskier- und Ätzschritte werden in der Nitridschicht Öffnungen gebildet, durch die das Siliziumsubstrat freiliegt. Nach einer Ionenimplantation wird das Substrat einer trockenen Oxydation in einer Chloratmosphäre (HCl) bei einer Temperatur oberhalb des Fließpunkts von Siliziumdioxyd unterworfen. Danach wird ein feuchter Oxydationsschritt zum Aufwachsen des Oxyds in der gewünschten Stärke verwendet. Die Bildung von Oxyd an der Nitrid-Silizium-Grenzschicht wird dadurch wesentlich verringert und eine elektrische Trennung bzw. Isolation ohne Verlust aktiver Bauelementenfläche ermöglicht.
Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert. In der Zeichnung zeigen:
Fig. 1 eine Schnittansicht auf einen Vogelschnabel in einer MOS-Schaltung, die in herkömmlicher Weise hergestellt wurde;
Fig. 2 eine Schnittansicht auf ein mit einer
Schicht aus thermisch gebildetem Siliziumnitrid überzogenes Substrat;
Fig. 3 das Substrat gemäß Figur 2 nach dem Niederschlagen einer zusätzlichen Schicht aus Siliziumnitrid aus der Dampfphase;
Fig. 4 das Substrat gemäß Figur 3 nach der Bildung einer Photolackschicht über dem Substrat und von die Photolackschicht und die Siliziumnitridschicht durchdringenden Öffnungen;
Fig. 5 das Substrat gemäß Figur 4 nach dem teilweisen Aufwachsen des Feldoxyds auf dem Substrat in einem trockenen (HCl) Schritt;
Fig. 6 das Substrat gemäß Figur 5 nach dem vollständigen Aufwachsen des Feldoxyds auf dem Substrat in einem nassen Schritt; und
Fig. 7 die Nitrid-Silizium-Grenzschicht gemäß vorliegender Erfindung.
Beschrieben wird ein Feldoxydationsprozeß für MOS Schaltungen, der zu einer wirksamen Trennung von Halbleiterbauelementen mit verringerten Vogelschnäbeln führt. In der folgenden Beschreibung werden verschiedene spezielle Einzelheiten, wie Schichtdicke usw., angegeben, um das erfindungsgemäße Verfahren besser verständlich zu machen. Es ist aber für den Fachmann klar, daß die Erfindung ohne diese besonderen Einzelheiten realisierbar ist. In anderen Fällen werden bekannte Verfahrensschritte nicht genauer beschrieben, um die Erfindung nicht mit unnötigen Einzelheiten zu belasten.
Feldoxyde wurden nach bekannten Verfahren zumeist durch Oxydation des Siliziumsubstrats in einer nassen Atmosphäre oder unter Druck in einer sauerstoffhaltigen Atmosphäre herge-
stellt, z.B. in einer Dampfatmosphäre im Temperaturbereich zwischen 9000C und 9500C. Die Siliziumnitridbauteile werden in einigen Fällen direkt auf das natürliche Oxyd aufgebracht und in anderen Fällen auf Siliziumdioxydschichten gebildet. Letzteres führt zu einer inakzeptablen Seitenoxydation, die die Größe der Vogelschnäbel an der Substrat-Nitrid-Grenzschicht erhöht. Ein typisches Beispiel bekannter Vogelschnäbel ist in Figur 1 gezeigt. Eine Feldoxydzone 11 wird auf dem Substrat 14 mit einer über der Feldoxydzone gezeigten Schicht 13 gebildet. Der Vogelschnabel ist typisch für bekannte Verfahren. Wie zu sehen, bewirkt die relativ dünne Oxydschicht eine schwache Trennung und braucht trotzdem eine beträchtliche Substratfläche.
Bei dem erfindungsgemäßen Verfahren wird gemäß Darstellung in Figur 2 in einem Anfangsschritt eine sehr dünne Siliziumnitridschicht thermisch auf der Oberfläche des Substrats 21 direkt über dem nativen Oxyd aufgewachsen. Diese Nitridschicht 24 versiegelt die Substratoberfläche und verhindert daher Seitenoxydation entlang der Substrat-Nitrid-Grenzschicht. Gemäß bevorzugter Praxis wird das Nitrid mit Ammoniak in einem Diffusionsrohr bei 10000C auf eine Stärke von 2,5 bis 3,0 nm aufgewachsen.
Diese erste Nitridschicht wird durch Hinzufügung einer LPCVD- -Schicht aus Siliziumnitrid verdickt, das direkt über der thermisch gezüchteten Schicht niedergeschlagen wird. In der Praxis hat die LPCVD-Schicht eine Stärke von 25 nm. Die thermisch aufgewachsene Schicht und die LPCVD-Schicht sind zusammen in Figur 3 als Schicht 26 gezeigt. Bei dem beschriebenen Beispiel hat die Schicht 26 eine Dicke von 27,5-28 nm.
Eine Photolackschicht 27 (Figur 4) wird auf der Oberfläche des Substrats (oberhalb der Nitridschicht 26) gebildet, und Öff-
nungen 32 und 33 werden mit Hilfe von Standard-Maskier- und Ätzschritten durch die Photolackschicht 2 7 und die Nitridschicht 26 zum Siliziumsubstrat 21 gebildet. Die Öffnungen und 3 3 sind die Stellen, an denen die Feldoxydbereiche gezüchtet werden.
Nach der Entfernung der Photolackschicht wird ein trockener Oxydationsschritt verwendet, um eine Oxydschicht 29 an den Feldoxydbereichen 32 und 33 (Figur 5) zu züchten. Dieser trockene Oxydationsschritt findet in Gegenwart von Chlor (z.B. in einer HCl-Atmosphäre) bei 10000C statt. Die Temperatur bei diesem Schritt ist für das Verfahren wichtig. Die Temperatur muß höher als diejenige Temperatur sein, welche den Fließpunkt von Siliziumdioxyd (950-9750C) definiert, um eine Defektbildung während des nachfolgenden Dampfoxydationsschritts zu vermeiden. Die Trockenoxydationsschicht 2 9 wird bis zu einer Dicke von 50 nm gezüchtet. Der Fachmann wird erkennen, daß andere Schichtstärken zur Erzielung der Vorteile der vorliegenden Erfindung verwendet werden können.
Schließlich wird ein nasser Oxydationsschritt bei 9200C durchgeführt, um zusätzlich eine 600 nm dicke Oxydschicht aufzuwachsen. Die sich ergebenden Oxydbereiche 30 gemäß Figur 6 haben daher eine Stärke von 650 nm bei dem vorliegend beschriebenen Beispiel.
Im folgenden wird auf Figur 7 Bezug genommen. Das Profil des Vogelschnabels 31, das sich ergibt, wenn Substrate in der erfindungsgemäßen Weise behandelt werden, ist dort dargestellt. Wenn die Erfindung entsprechend dem beschriebenen Beispiel praktiziert wird, so wird die Ausdehnung des Schnabels 31 auf 0,25jim reduziert. Die geringere Länge des Profils des Vogelschnabels im Vergleich zu demjenigen gemäß Figur 1 ermöglicht eine Reduzierung der Trennzone zwischen aktiven Bereichen
9 352A274
einer MOS-Schaltung.
Vorstehend wurde daher ein Oxydationsverfahren beschrieben, das Feldoxydbereiche mit besonders kleinen Vogelschnabelprofilen hervorruft. Durch Vorsehen einer thermisch aufgewachsenen Nitridschicht und eines anfänglichen Trockenoxydationsschrittes wird die Seitenoxydation entlang der Nitrid-Silizium- -Grenzschicht verringert.
ΊΟ'
- Leerseite

Claims (8)

  1. PATENTANWÄLTE ZENZ & HELBER-- D 43C'O" ESScNi 1 · "AM RUHRSTEIN 1 · TEL.: (02 01) 4126 87 )
    ■" ■ *" m
    I—2S9
    INTEL CORPORATION
    PATENTANSPRÜCHE
    Verfahren zur Trennung von Halbleiterelementen auf einem Siliziumsubstrat,
    dadurch gekennzeichnet, daß eine erste Siliziumnitridschicht auf der Oberfläche des Substrats thermisch aufgewachsen wird, daß eine zweite Siliziumnitridschicht einer größeren Schichtdicke als diejenigen der ersten Schicht auf der ersten Siliziumnitridschicht niedergeschlagen wird, daß vorgegebene Bereiche des Substrats durch Entfernen von Teilen der ersten und zweiten Schichten freigelegt werden, daß ein Oxyd auf den freigelegten Bereichen dadurch gebildet wird, daß das Substrat einer Chlor- oder chlorhaltigen Atmosphäre bei einer Temperatur oberhalb der- Ϊ jenigen des Fließpunkts von Siliziumdioxyd ausgesetzt wird, \u und daß die freigelegten Bereiche in einer sauerstoffhaltigen Atmosphäre unter Druck bei etwa 9200C weiter oxidiert werden, wodurch die Bildung von Oxyd an der Nitrid-Substrat-Grenzschicht verringert und die elektrische Trennung von Halbleiterelementen auf einer kleineren Fläche erreicht wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht in einer Stärke von 2,5 bis 3,0 nm aufgewachsen wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Siliziumnitridschicht auf eine Dicke von angenähert 25 nm gebracht wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Schicht durch chemisches Niederschlagen aus der Dampfphase bei niedrigem Druck gebildet
    wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Substrat einer Chlor- oder chlorhaltigen Atmosphäre bei 10000C ausgesetzt wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die in einer Chlor- oder chlorhaltigen Atmosphäre gebildete Schicht auf eine Stärke von etwa 50 nm gebracht wird.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die im Beisein von Sauerstoff gezüchtete
    Schicht auf eine Dicke von etwa 600 nm gebracht wird.
  8. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die weitere Oxydation in einer feuchten
    Atmosphäre durchgeführt wird.
DE19853524274 1984-11-27 1985-07-06 Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat Withdrawn DE3524274A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/675,128 US4551910A (en) 1984-11-27 1984-11-27 MOS Isolation processing

Publications (1)

Publication Number Publication Date
DE3524274A1 true DE3524274A1 (de) 1986-05-28

Family

ID=24709175

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853524274 Withdrawn DE3524274A1 (de) 1984-11-27 1985-07-06 Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat

Country Status (5)

Country Link
US (1) US4551910A (de)
JP (1) JPH0644563B2 (de)
CN (1) CN1003820B (de)
DE (1) DE3524274A1 (de)
GB (1) GB2167601B (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1213230B (it) * 1984-10-23 1989-12-14 Ates Componenti Elettron Processo planox a becco ridotto per la formazione di componenti elettronici integrati.
NL8501720A (nl) * 1985-06-14 1987-01-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker.
US4722910A (en) * 1986-05-27 1988-02-02 Analog Devices, Inc. Partially self-aligned metal contact process
NL8603111A (nl) * 1986-12-08 1988-07-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden.
US4729816A (en) * 1987-01-02 1988-03-08 Motorola, Inc. Isolation formation process with active area protection
US4755477A (en) * 1987-03-24 1988-07-05 Industrial Technology Research Institute Overhang isolation technology
US4748134A (en) * 1987-05-26 1988-05-31 Motorola, Inc. Isolation process for semiconductor devices
JP2685448B2 (ja) * 1987-07-10 1997-12-03 株式会社日立製作所 半導体装置の製造方法
US4900396A (en) * 1987-08-19 1990-02-13 Agency Of Industrial Science And Technology Method of forming modified layer and pattern
US4855258A (en) * 1987-10-22 1989-08-08 Ncr Corporation Native oxide reduction for sealing nitride deposition
US5081058A (en) * 1987-12-17 1992-01-14 Nec Corporation Method of manufacturing an insulated gate field effect transistor allowing precise control of operating characteristics
US4894353A (en) * 1988-04-29 1990-01-16 Advanced Micro Devices, Inc. Method of fabricating passivated tunnel oxide
US4968641A (en) * 1989-06-22 1990-11-06 Alexander Kalnitsky Method for formation of an isolating oxide layer
US5443998A (en) * 1989-08-01 1995-08-22 Cypress Semiconductor Corp. Method of forming a chlorinated silicon nitride barrier layer
US5151381A (en) * 1989-11-15 1992-09-29 Advanced Micro Devices, Inc. Method for local oxidation of silicon employing two oxidation steps
US5057463A (en) * 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
US5811865A (en) * 1993-12-22 1998-09-22 Stmicroelectronics, Inc. Dielectric in an integrated circuit
US5927992A (en) * 1993-12-22 1999-07-27 Stmicroelectronics, Inc. Method of forming a dielectric in an integrated circuit
US5543343A (en) * 1993-12-22 1996-08-06 Sgs-Thomson Microelectronics, Inc. Method fabricating an integrated circuit
WO1995024057A2 (en) * 1994-03-03 1995-09-08 Rohm Corporation Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase
US5739063A (en) * 1995-06-07 1998-04-14 Advanced Micro Devices, Inc. High temperature local oxidation of silicon for fine line patterns
US6835634B1 (en) 1995-08-25 2004-12-28 Micron Technology, Inc. Streamlined field isolation process
US5861339A (en) * 1995-10-27 1999-01-19 Integrated Device Technology, Inc. Recessed isolation with double oxidation
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5789306A (en) * 1996-04-18 1998-08-04 Micron Technology, Inc. Dual-masked field isolation
US5937310A (en) * 1996-04-29 1999-08-10 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
US5882993A (en) 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US6033943A (en) * 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
US6187640B1 (en) * 1998-11-17 2001-02-13 Fujitsu Limited Semiconductor device manufacturing method including various oxidation steps with different concentration of chlorine to form a field oxide
KR100211547B1 (ko) * 1996-10-29 1999-08-02 김영환 반도체 소자의 필드 산화막 형성방법
TW347564B (en) * 1997-02-24 1998-12-11 Winbond Electronics Corp Process for producing bury N+ region etching stop oxide
US5872376A (en) * 1997-03-06 1999-02-16 Advanced Micro Devices, Inc. Oxide formation technique using thin film silicon deposition
KR100232899B1 (ko) * 1997-06-02 1999-12-01 김영환 반도체소자의 소자분리막 제조방법
US5962914A (en) * 1998-01-14 1999-10-05 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US6531364B1 (en) 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer
US6387777B1 (en) 1998-09-02 2002-05-14 Kelly T. Hurley Variable temperature LOCOS process
TW396516B (en) * 1998-09-14 2000-07-01 United Microelectronics Corp Process and pattern for shallow trench isolation
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
TW200614373A (en) * 2004-10-28 2006-05-01 Mosel Vitelic Inc Method for forming field oxide
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN101359615B (zh) * 2007-07-30 2010-08-11 中芯国际集成电路制造(上海)有限公司 半导体器件隔离结构及半导体器件的制作方法
US7745248B2 (en) * 2007-10-18 2010-06-29 The Board Of Trustees Of The Leland Stanford Junior University Fabrication of capacitive micromachined ultrasonic transducers by local oxidation
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL164424C (nl) * 1970-06-04 1980-12-15 Philips Nv Werkwijze voor het vervaardigen van een veldeffect- transistor met een geisoleerde stuurelektrode, waarbij een door een tegen oxydatie maskerende laag vrijgelaten deel van het oppervlak van een siliciumlichaam aan een oxydatiebehandeling wordt onderworpen ter verkrijging van een althans gedeeltelijk in het siliciumlichaam verzonken siliciumoxydelaag.
US3751722A (en) * 1971-04-30 1973-08-07 Standard Microsyst Smc Mos integrated circuit with substrate containing selectively formed resistivity regions
US3906541A (en) * 1974-03-29 1975-09-16 Gen Electric Field effect transistor devices and methods of making same
US4352236A (en) * 1981-07-24 1982-10-05 Intel Corporation Double field oxidation process
JPS59108330A (ja) * 1982-12-13 1984-06-22 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN85104651A (zh) 1986-06-10
JPS61131467A (ja) 1986-06-19
GB8514716D0 (en) 1985-07-10
US4551910A (en) 1985-11-12
JPH0644563B2 (ja) 1994-06-08
GB2167601B (en) 1988-12-14
CN1003820B (zh) 1989-04-05
GB2167601A (en) 1986-05-29

Similar Documents

Publication Publication Date Title
DE3524274A1 (de) Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat
DE2808257C3 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE69414764T2 (de) Verfahren zum Steuern der Dicke des Gate-Oxyds für die Herstellung von Halbleiterbauelementen
DE69232131T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer isolierenden Schicht für einen Kondensator
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE1589810A1 (de) Halbleiterbauelement
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
DE3314100A1 (de) Verfahren zum herstellen eines integrierten kondensators und eine auf diese weise erhaltene anordnung
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE4413815A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1764401B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2654979C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0137192A2 (de) Verhinderung der Oxidationsmitteldiffusion bei der Herstellung von Halbleiterschichtanordnungen
DE3434727C2 (de)
DE1589899A1 (de) Halbleiteranordnung mit isolierender Oberflaechenschicht auf einem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen

Legal Events

Date Code Title Description
8141 Disposal/no request for examination