DE3434727C2 - - Google Patents

Info

Publication number
DE3434727C2
DE3434727C2 DE19843434727 DE3434727A DE3434727C2 DE 3434727 C2 DE3434727 C2 DE 3434727C2 DE 19843434727 DE19843434727 DE 19843434727 DE 3434727 A DE3434727 A DE 3434727A DE 3434727 C2 DE3434727 C2 DE 3434727C2
Authority
DE
Germany
Prior art keywords
thin film
silicon carbide
sic
oxide layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19843434727
Other languages
English (en)
Other versions
DE3434727A1 (de
Inventor
Akira Nara Jp Suzuki
Katsuki Sakai Osaka Jp Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3434727A1 publication Critical patent/DE3434727A1/de
Application granted granted Critical
Publication of DE3434727C2 publication Critical patent/DE3434727C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

Gegenstand der Erfindung ist ein Verfahren zur Erzeugung einer MOS-Struktur auf einem Siliciumcarbid(SiC)-Halbleitersubstrat, d. h. einer Struktur aus einem Siliciumcarbid(SiC)-Substrat, einer auf dem SiC-Substrat abgeschiedenen Oxidschicht und einem auf der Oxidschicht abgeschiedenen Metallfilm.
Siliciumcarbid (SiC) besitzt einen breiten Bandabstand (2,2 bis 3,3 eV), ist thermisch, chemisch und mechanisch stabil und gegenüber Beschädigungen durch Strahlung resistent. Daher wird angenommen, daß Siliciumcarbid-Halbleiterbauteile, wie auf einem Siliciumcarbidsubstrat erzeugte Transistoren und Dioden, selbst bei hohen Temperaturen und bei hohen Leistungen und auch dann, wenn sie einer Strahlung ausgesetzt sind, einen stabilen Betrieb ermöglichen.
Andererseits sind Metall-Oxid-Halbleiter-Strukturen (MOS), die eine auf einer Halbleiteroberfläche ausgebildete Oxidschicht aufweisen, gut bekannt. Insbesondere werden auf einem Siliciumsubstrat gebildete MOS-Dioden, MOSFETs und MOSICs in großem Umfang angewandt.
Wenn man nun Dioden, Transistoren oder integrierte Schaltkreise (ICs) mit einer MOS-Struktur in wirksamer Weise auf einem Siliciumcarbid(SiC)-Substrat bilden könnte, könnte man die Vorteile des Siliciumcarbids mit jenen der MOS-Struktur vereinigen. Es ist jedoch schwierig, in wirksamer Weise eine Oxidschicht auf einem Siliciumcarbid(SiC)- Halbleiter zu erzeugen. Wenn man die herkömmliche thermische Oxidationsmethode zur Ausbildung der Oxidschicht auf dem Siliciumcarbid(SiC)-Substrat anwendet, ergibt sich eine sehr geringe Oxidationsgeschwindigkeit, und man erhält keine scharfe Grenze zwischen der Oxidschicht und dem Siliciumcarbid(SiC)-Substrat. Im allgemeinen erfordert die MOS-Struktur jedoch eine gut isolierende Oxidschicht mit einer Dicke von 50 bis 200 nm, welche eine scharfe Grenze zu dem Halbleitersubstrat bildet.
Die Aufgabe der vorliegenden Erfindung besteht somit darin, ein Verfahren anzugeben, mit dem in wirksamer Weise eine MOS-Struktur auf einem Siliciumcarbid(SiC)-Halbleitersubstrat gebildet werden kann.
Diese Aufgabe wird gelöst durch die kennzeichnenden Merkmale des Hauptanspruchs.
Aus der DE-OS 28 01 680 ist zwar ein Verfahren zur Herstellung einer Oxidschicht auf einem Substrat bekannt, bei dem man auf dem Substrat einen Silicium-Dünnfilm abscheidet und diesen zur Bildung der Oxidschicht auf dem Substrat oxidiert. Jedoch dient die derart hergestellte Oxidschicht als Ätzmaske und nicht als Oxidschicht einer MOS-Struktur.
Die Unteransprüche betreffen besonders bevorzugte Ausführungsformen des Verfahrens nach dem Hauptanspruch.
Da bei dem erfindungsgemäßen Verfahren eine Oxidation des Silicium-Dünnfilms erfolgt, kann die Oxidation in kurzer Zeit bewerkstelligt werden, und man erhält gleichzeitig eine scharfe Grenzschicht zu dem Siliciumcarbid-Halbleiter. Weiterhin läßt sich die Dicke der Oxidschicht ohne weiteres über die Dicke des Silicium-Dünnfilms steuern.
Ein Ausführungsbeispiel der Erfindung wird im folgenden unter Bezugnahme auf die beigefügten Zeichnungen erläutert. In den Zeichnungen zeigen:
Fig. 1 bis 3 Schnittansichten, welche eine Ausführungsform des erfindungsgemäßen Verfahrens zur Erzeugung einer MOS-Struktur auf einem Siliciumcarbid(SiC)-Halbleitersubstrat verdeutlichen.
Zunächst wird ein Siliciumcarbid(SiC)-Halbleiter 1 bereitgestellt. Ein Beispiel zur Herstellung eines solchen Siliciumcarbid(SiC)-Halbleitersubstrats ist in der DE-PS 30 02 671 beschrieben. Anschließend wird ein Silicium-Dünnfilm 2 durch thermische Zersetzung von gasförmigem Monosilan (SiH₄) auf dem Siliciumcarbid(SiC)-Halbleiter 1 abgeschieden. Die thermische Zersetzung wird während 2 bis 5 Minuten durchgeführt, so daß ein Silicium-Dünnfilm 2 mit einer Dicke von etwa 30 bis 60 nm erhalten wird.
Der Siliciumcarbid-Halbleiter 1, welcher den aufgebrachten Silicium-Dünnfilm 2 trägt, wird dann einer gasförmigen, Sauerstoff enthaltenden Umgebung ausgesetzt, um den Silicium-Dünnfilm 2 thermisch zu oxidieren. Vorzugsweise läßt man den gasförmigen Sauerstoff mit einer Strömungsgeschwindigkeit von etwa einigen 100 cm³/min strömen und hält ihn vorzugsweise bei einer Temperatur von etwa 1000 bis 1100°C. Durch diese thermische Oxidation des Silicium-Dünnfilms 2 erhält man eine Oxidschicht 3 mit einer Dicke von etwa 60 bis 120 nm, wie sie in der Fig. 2 dargestellt ist.
Mit Hilfe eines Aufdampfverfahrens wird eine Aluminium-Schicht 4 auf der Oxidschicht 3 abgeschieden, wie es in der Fig. 3 gezeigt ist. In dieser Weise erhält man die MOS-Struktur auf dem Siliciumcarbid(SiC)-Halbleiter 1. Die Siliciumoxidschicht 3 ergibt eine hohe Isolation und bildet eine scharfe Grenze zu dem Siliciumcarbid(SiC)-Halbleiter 1.
Natürlich wird eine Diffusions-Dotierungsbehandlung des Siliciumcarbid-Halbleiters 1 durchgeführt, bevor der Silicium-Dünnfilm 2 auf dem Siliciumcarbid-Halbleiter 1 abgeschieden wird, um elektronische Schaltkreiselemente zu erzeugen.
Bei der oben beschriebenen bevorzugten Ausführungsform der Erfindung wird der Silicium-Dünnfilm 2 durch thermische Zersetzung von gasförmigen Monosilan (SiH₄) gebildet. Man kann jedoch den Silicium-Dünnfilm 2 auch durch die thermische Zersetzung anderer Gase, wie beispielsweise SiCl₄ erzeugen. Weiterhin kann man den Silicium-Dünnfilm 2 auch mit Hilfe eines Sputter-Verfahrens, eines Aufdampfverfahrens oder eines Glimmentladungsverfahrens auf dem Siliciumcarbid-Halbleiter 1 abscheiden. Der Silicium-Dünnfilm 2 kann auch durch thermische Oxidation unter Verwendung von Dampf oxidiert werden. Schließlich kann man die Siliciumoxidschicht 3 auch durch elektrolytische anodische Oxidation oder durch anodische Plasmaoxidation bilden. Schließlich kann man die Metallelektrode auch unter Anwendung eines anderen Metalls als Aluminium erzeugen.

Claims (7)

1. Verfahren zur Erzeugung einer MOS-Struktur auf einem Siliciumcarbid(SiC)-Halbleitersubstrat, dadurch gekennzeichnet, daß man auf dem Siliciumcarbid(SiC)-Halbleitersubstrat (1) einen Silicium-Dünnfilm (2) abscheidet, sodann den Silicium-Dünnfilm unter Bildung einer Oxidschicht (3) auf dem Siliciumcarbid(SiC)-Halbleitersubstrat oxidiert und auf der Oxidschicht einen Metall-Dünnfilm (4) abscheidet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man den Silicium-Dünnfilm mit Hilfe eines thermischen Zersetzungsverfahrens auf dem Siliciumcarbid(SiC)-Halbleitersubstrat abscheidet.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß man bei der thermischen Zersetzung ein gasförmiges Monosilan (SiH₄) verwendet.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man den Silicium-Dünnfilm mit einer Dicke von etwa 30 bis 60 nm abscheidet.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man den Silicium-Dünnfilm mit Hilfe eines thermischen Oxidationsverfahrens oxidiert.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß man bei der thermischen Oxidation gasförmigen Sauerstoff mit einer Temperatur von etwa 1000 bis 1100°C anwendet.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man die Oxidschicht mit einer Dicke von etwa 60 bis 120 nm erzeugt.
DE19843434727 1983-09-24 1984-09-21 Verfahren zur herstellung von siliciumcarbid(sic)-metalloxidhalbleiter-(mos)-bauteilen Granted DE3434727A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17748283A JPS6066866A (ja) 1983-09-24 1983-09-24 炭化珪素ｍｏｓ構造の製造方法

Publications (2)

Publication Number Publication Date
DE3434727A1 DE3434727A1 (de) 1985-04-11
DE3434727C2 true DE3434727C2 (de) 1987-12-17

Family

ID=16031676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843434727 Granted DE3434727A1 (de) 1983-09-24 1984-09-21 Verfahren zur herstellung von siliciumcarbid(sic)-metalloxidhalbleiter-(mos)-bauteilen

Country Status (2)

Country Link
JP (1) JPS6066866A (de)
DE (1) DE3434727A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
JPH0728024B2 (ja) * 1986-03-10 1995-03-29 工業技術院長 炭化けい素を用いた半導体素子
US5459107A (en) * 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5629531A (en) * 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
WO1999009585A1 (fr) * 1997-08-13 1999-02-25 Matsushita Electric Industrial Co., Ltd. Substrat et dispositif semi-conducteurs
FR2801723B1 (fr) 1999-11-25 2003-09-05 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
US8841682B2 (en) * 2009-08-27 2014-09-23 Cree, Inc. Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
JP5605005B2 (ja) 2010-06-16 2014-10-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP2012004269A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
GB2483702A (en) * 2010-09-17 2012-03-21 Ge Aviat Systems Ltd Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1089298B (it) * 1977-01-17 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore

Also Published As

Publication number Publication date
JPH055182B2 (de) 1993-01-21
DE3434727A1 (de) 1985-04-11
JPS6066866A (ja) 1985-04-17

Similar Documents

Publication Publication Date Title
DE69226411T2 (de) Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen
DE69414764T2 (de) Verfahren zum Steuern der Dicke des Gate-Oxyds für die Herstellung von Halbleiterbauelementen
DE3490007C2 (de)
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE69228333T2 (de) Trockenätzverfahren
DE3889762T2 (de) Elektrische Schaltung mit supraleitender Mehrschichtstruktur und Herstellungsverfahren dafür.
DE3434727C2 (de)
DE3524274A1 (de) Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
DE3135815A1 (de) "verfahren zur herstellung integrierter schaltungen"
DE3901114A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2539943A1 (de) Verfahren zum stabilisieren von mos-bauelementen
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE2654979C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10306310B4 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE2357913B2 (de) Verfahren zum herstellen von elektroden oder von einer verdrahtung auf einer halbleiteranordnung
DE1614358C3 (de) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
EP0079459B1 (de) Verfahren zum Herstellen einer Metallisierung auf einer Halbleitervorrichtung
DE4406769C2 (de) Verfahren zur Herstellung ohmscher Kontakte auf einem SiC-Halbleiterkörper
DE4307580A1 (de) Verfahren zur lokalen Oxidation von Silicium (LOCOS) unter Verwendung einer keramischen Sperrschicht
DE4310345A1 (de) Verfahren zum Trockenätzen von SiC
DE2807475A1 (de) Phosphor und stickstoff enthaltendes material, seine herstellung und verwendung
DE3541798A1 (de) Verfahren zur diffusion von dotierungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN

8339 Ceased/non-payment of the annual fee