DE4307580A1 - Verfahren zur lokalen Oxidation von Silicium (LOCOS) unter Verwendung einer keramischen Sperrschicht - Google Patents

Verfahren zur lokalen Oxidation von Silicium (LOCOS) unter Verwendung einer keramischen Sperrschicht

Info

Publication number
DE4307580A1
DE4307580A1 DE4307580A DE4307580A DE4307580A1 DE 4307580 A1 DE4307580 A1 DE 4307580A1 DE 4307580 A DE4307580 A DE 4307580A DE 4307580 A DE4307580 A DE 4307580A DE 4307580 A1 DE4307580 A1 DE 4307580A1
Authority
DE
Germany
Prior art keywords
ceramic material
silicon
field oxide
barrier layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4307580A
Other languages
English (en)
Other versions
DE4307580C2 (de
Inventor
Trung Tri Doan
Gurtej Singh Sandhu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE4307580A1 publication Critical patent/DE4307580A1/de
Application granted granted Critical
Publication of DE4307580C2 publication Critical patent/DE4307580C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft die Herstellung von Halbleitern und betrifft insbesondere einen LOCOS-Halbleiterprozeß, in dem keramische Materialien als eine Sperrschicht verwendet wer­ den.
Die Herstellung von Microchips umfaßt die Ausbildung von integrierten Schaltungen (ICs) auf einem halbleitenden Sub­ strat.
Eine große Zahl von Halbleitereinrichtungen oder ICs werden typischerweise auf einem monolithischen Substrat eines Einkristall-Siliciummaterials aufgebaut. Die Halbleiterein­ richtungen werden gebildet durch verschiedene Prozesse bzw. Verfahren wie das Dotieren und das Strukturieren des Sub­ strats und das Abscheiden von verschiedenen leitenden oder isolierenden Materialschichten auf dem Substrat.
Ein Prozeß, der zum Trennen der aktiven Bereiche auf dem Siliciumsubstrat verwendet wird, ist als lokale Oxidation von Silicium (LOCOS) bekannt. Um LOCOS auszuführen, wird ein Sperrmaterial wie Siliciumnitrid auf dem Substrat abgeschie­ den. Die Sperrschicht wird dann strukturiert bzw. mit einem Pattern versehen und geätzt, um das Substrat bei bzw. in gewissen Flächen bzw. Bereichen freizulegen bzw. zu belich­ ten. Das Siliciumsubstrat wird dann einer thermischen Oxida­ tion ausgesetzt. Durch Belichten bzw. Aussetzen der nicht bedeckten oder freigelegten Flächen des Siliciumsubstrats einer oxidierenden Hochtemperatur-Umgebung bzw. Atmosphäre wird ein relativ dickes Feldoxid (FOX) nur in den freigeleg­ ten Flächen aufgewachsen bzw. aufwachsen gelassen. Das Sperrmaterial wird dann entfernt und das Substrat kann dann zur Ausbildung der Halbleitereinrichtungen weiter verarbei­ tet werden.
Die Fig. 1A-1D stellen einen solchen LOCOS-Prozeß dar. Der Prozeß beginnt mit einem Siliciumsubstrat 10 (Fig. 1A). Eine Schicht aus Siliciumnitrid 12 wird zuerst auf dem Sub­ strat 10 als eine Maske abgeschieden, und zwar unter Belas­ sung von freigelegten bzw. belichteten oder ungeschützten Flächen 14 (Fig. 1B). Das Substrat 10 wird dann mit einer oxidierenden Umgebung bzw. Atmosphäre wie Dampf thermisch oxidiert, um ein Feldoxid (FOX) 16 in den freigelegten Flä­ chen 14 des Substrats 10 auszubilden (Fig. 1C). Die Silici­ umnitridmaske 12 wird dann entfernt und aktive Halbleiter­ einrichtungen werden in Grabenbereichen 18 des Substrats 10 ausgebildet (Fig. 1D). Jeder Grabenbereich 18 ist durch Feldoxid (FOX) 16 getrennt. Das Feldoxid (FOX) 16 wirkt dann, um die aktiven Einrichtungen der vollständigen Halb­ leiterstruktur zu isolieren.
Wie es in Fig. 1C gezeigt ist, wächst das Feldoxid (FOX) 16 nicht nur vertikal in den freigelegten Flächen 14 des Sili­ ciumsubstrats 10, sondern auch lateral unter die Kanten bzw. Ränder der Siliciumnitridmaske 12. Dieser laterale Oxidüber­ griff bzw. -eindringen unter die Nitridmaske 12 ist als "Vogelschnabel" (englisch "bird′s beak") 20 bekannt. Gene­ rell kann der "Vogelschnabel" 20 auf eine Dicke von etwa der Hälfte der Dicke des Feldoxids (FOX) 16 wachsen.
Die Ausbildung des "Vogelschnabels" 20 vermindert den für die aktiven Halbleitereinrichtungen verfügbaren Grabenbe­ reich 18. Dies verlangt die Ausbildung eines Feldoxids (FOX) einer so geringen bzw. dünnen Dicke wie möglich. Eine ver­ minderte Feldoxiddicke kann jedoch die Schaltungsleistungs­ fähigkeit der vervollständigten Halbleitereinrichtungen verschlechtern. Zum Beispiel kann ein dünnes Feldoxid die Verbindungs- bzw. Zwischenkapazität zwischen den Halbleiter­ einrichtungen erhöhen und einen Leckstrom unter dem Feldoxid und zwischen den aktiven Halbleitereinrichtungen gestatten, die in benachbarten Grabenflächen bzw. -bereichen 18 ausge­ bildet sind.
Diese Probleme vereinigen bzw. addieren sich, da es Tausende von Feldoxidflächen auf einem typischen Halbleitereinzelfeld bzw. -chip (englisch "die") geben kann. Zusätzlich erfordern erhöhte Schaltungsdichten die Ausbildung von noch dünnerem Feldoxid.
In der Vergangenheit sind verschiedene Halbleiterherstel­ lungsprozesse vorgeschlagen worden, um den LOCOS-Prozeß zu verbessern. Das US-Patent Nr. 4,466,174 von Darley et al; das US-Patent Nr. 4,909,897 von Duncan; das US-Patent Nr. 4,313,256 von Widmann; das US-Patent Nr. 4,892,614 von Chap­ man et al und das US-Patent Nr. 4,564,394 von Bussmann of­ fenbaren jeweilige LOCOS-Prozesse, die Verbesserungen gegen­ über dem LOCOS-Standardprozeß darstellen sollen, wie er in den Fig. 1A-1D gezeigt ist.
Generell verwenden alle diese Prozesse als auch der LOCOS- Standardprozeß, gezeigt in den Fig. 1A-1D, Siliciumnitrid als eine Maske oder als Sperrmaterial, um die Grabenbereiche während des Oxidationsprozesses zu schützen. Siliciumnitrid wird in dieser bzw. diesen Anmeldung(en) bevorzugt, da es eine gute Sperre bzw. Barriere gegenüber Sauerstoffdiffusion schafft und eine adequate thermische Ausdehnungsübereinstim­ mung mit Silicium hat. Darüber hinaus kann Siliciumnitrid während eines chemischen Dampfabscheidungsprozesses mit geringem Druck (LPCVD) leicht abgeschieden werden. Bei solch einem Prozeß wird Siliciumnitrid aus Silan oder Dichlorsilan abgeschieden. Das Ergebnis ist ein Film mit der Zusammen­ setzung Si3N4. Siliciumoxid ist bei dieser bzw. diesen Anmel­ dung(en) auch verwendet worden, generell wird jedoch Silici­ umnitrid vorgezogen.
Ein Problem, welches mit der Verwendung von Siliciumnitrid einhergeht, besteht darin, daß sein thermischer Ausdehnungs­ koeffizient nicht exakt mit jenem von Silicium übereinstimmt und somit hohe Belastungen in den Siliciumnitridfilm und insbesondere bei dem Übergang bzw. der Schnittstelle von Silicium und Siliciumnitrid induziert bzw. hervorgerufen werden können. Solche hohen Belastungen können Brüche oder Defekte (englisch "pinholes") hervorrufen, die die Wirksam­ keit der Sperrschicht während des Oxidationsprozesses be­ schränken bzw. begrenzen. Zusätzlich begrenzt dies die Dicke des Siliciumnitrids auf eine relativ dünne Schicht. Eine weitere Beschränkung, die mit Siliciumnitrid als Sperrmate­ rial einhergeht, liegt darin, daß es eine relativ niedrige Ionenaufhalteleistung (englisch "ion stopping power") hat, und zwar insbesondere, wenn es nur in einer relativ dünnen Schicht ausgebildet werden kann. Demzufolge muß nach dem LOCOS-Prozeß die Siliciumnitrid-Sperrschicht entfernt wer­ den, und es muß ein anderes Maskenmaterial für einen darauf­ folgenden Feldimplantationsschritt zum Dotieren des Feld­ oxids (FOX) abgeschieden werden.
Die vorliegende Erfindung ist auf die Verwendung von Mate­ rialien gerichtet, die verbesserte Leistungscharakteristiken gegenüber Siliciumnitrid und Siliciumoxid als eine Sperr­ schicht in einem LOCOS-Prozeß zeigen. Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, verbesserte Materialien zur Verwendung als eine Sperrschicht in einem LOCOS-Halblei­ terprozeß anzugeben. Es ist eine weitere Aufgabe der vor­ liegenden Erfindung, einen verbesserten LOCOS-Prozeß anzuge­ ben und insbesondere, einen verbesserten Prozeß zum Ausbil­ den einer Sperrschicht in einem LOCOS-Prozeß anzugeben. Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen verbesserten LOCOS-Prozeß anzugeben, wobei ein Material, welches als eine Sperrschicht abgeschieden wird, auch als ein Maskenmaterial bei einer darauffolgenden Feldimplanta­ tion des Feldoxids verwendet werden kann. Es ist eine weite­ re Aufgabe der vorliegenden Erfindung, einen LOCOS-Prozeß anzugeben, bei dem eine Ionenimplantation nach einem Feld­ oxidationsschritt ausgeführt werden kann, wodurch der late­ rale Übergriff bzw. das laterale Eindringen von Ionen wäh­ rend der Feldoxidation verhindert bzw. eliminiert wird.
Gemäß der vorliegenden Erfindung wird ein LOCOS-Prozeß ge­ schaffen, bei dem eine Sperrschicht aus einem Material ge­ bildet wird, welches mit geringen Belastungen bzw. Spannun­ gen auf Silicium abgeschieden und dann bei einem darauffol­ genden Feldimplantationsschritt als ein Maskenmaterial ver­ wendet werden kann. Die Sperrschicht kann aus einem Material ausgebildet werden, welches als eine Sperre bzw. Barriere gegen Sauerstoffdiffusion während LOCOS und als eine Sperre gegen Ionen während der Feldimplantation von Feldoxid wirk­ sam ist. Zusätzlich muß die Sperrschicht aus einem Material ausgebildet werden, welches auf dem Siliciumsubstrat mit einer geringen Spannung abgeschieden werden kann, so daß Brüche verhindert werden können.
Generell erfüllen Materialien, die als Keramiken eingeordnet werden, diese Kriterien. Keramiken sind generell als anorga­ nische nichtmetallische Materialien definiert. Keramiken zeigen dielektrische oder isolierende Eigenschaften und besitzen die zuvor genannten Kriterien für eine Sperr­ schicht. Solche Materialien schließen jene mit ein, die als Metalloxide, Ferroelektrika, Carbide, Gläser und Titanate einklassifiziert werden. Spezielle Beispiele umschließen bzw. enthalten TiO2, TaOx, WOx und ZrOx′ Solche Materialien haben eine sehr viel höhere Ionenhalteleistung bzw. Ionen­ stoppleistung als Siliciumnitrid. Bei einigen Materialien ist diese Ionenhalteleistung nahezu drei Mal größer als jene von Siliciumnitrid. Dies ermöglicht, daß die Keramiksperr­ schicht sowohl als Sperrschicht während LOCOS und als Maske während der Ionenimplantation des Feldoxids verwendet wird. Zusätzlich kann die Ionenimplantation nach und nicht vor der Feldoxidation ausgeführt werden. Diese zwei Funktionen kön­ nen mit Siliciumnitrid nicht erzielt werden, da Siliciumni­ trid nicht dick genug hergestellt werden kann, um einen wirksamen Ionenblock ohne hohe Belastung bzw. Spannung und Brüche zu liefern.
Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit der Zeichnung.
Fig. 1A-1D sind schematische Ansichten einer Halbleiter­ struktur und zeigen einen bekannten LOCOS-Prozeß; und
Fig. 2 ist ein Flußdiagramm des Prozesses der Erfindung.
In Fig. 2 ist ein LOCOS-Prozeß gemäß der Erfindung gezeigt. Der LOCOS-Prozeß verwendet, allgemein gesagt, ein sich von Siliciumnitrid unterschiedendes Keramikmaterial, um die Sperrschicht auszubilden. Das Keramikmaterial ist ein sol­ ches, welches auf Silicium leicht mit niedrigen Belastungen abgeschieden werden kann und eine höhere Ionenhalteleistung hat als Siliciumnitrid, so daß es auch als eine Maske bei einer darauffolgenden Feldimplantation von Feldoxid verwen­ det werden kann.
Im einzelnen umfaßt der Prozeß der Erfindung die Schritte:
Abscheiden einer Sperrschicht aus Keramikmaterial auf einem Siliciumsubstrat, Schritt 22;
Strukturieren der Sperrschicht unter Definierung der aktiven Flächen auf dem Substrat, Schritt 24;
Aufwachsen eines Feldoxids in den aktiven Bereichen durch Naßoxidation, Schritt 26;
Implantieren der aktiven Flächen bzw. Bereiche unter Verwendung von Ionen von bzw. mit hinreichend Energie, um das Feldoxid zu durchdringen bzw. in dieses einzu­ dringen, Schritt 28; und
Entfernen der Sperrschicht von den aktiven Flächen durch Trocken- oder Naßätzen, Schritt 30.
Das Abscheiden der Sperrschicht aus einem keramischen Mate­ rial, Schritt 22, wird vorzugsweise erzielt durch chemische Dampfabscheidung (CVD) oder durch Sputtern. Im allgemeinen kann ein Keramikmaterial, wie jene, die zuvor aufgeführt wurden, leicht auf Silicium abgeschieden werden und hat einen thermischen Ausdehnungskoeffizienten, der jenem von Silicium sehr ähnlich ist bzw. nahezu mit diesem überein­ stimmt. Dies ermöglicht, daß das Keramikmaterial auf dem Silicium mit einer geringen Belastung bzw. unter geringen Spannungen abgeschieden wird. Zusätzlich haben einige Kera­ mikmaterialien eine Ionenhalteleistung, die ein Vielfaches (d. h. 3X) derjenigen von Siliciumnitrid beträgt. Zusätzlich zu den zuvor angegebenen Materialien sind die folgenden Materialien auch für diese Anwendung geeignet: Al2O3, CrOx, BaxTiOx, BaxSrxCuOx. Die Sperrschicht aus Keramikmaterial kann beispielsweise auf eine Dicke im Bereich von 500 Å bis 5000 Å abgeschieden werden.
Das Strukturieren bzw. Pattern der Sperrschicht unter Defi­ nierung der aktiven Flächen auf dem Substrat, Schritt 24, kann erzielt werden durch lithographische Standardtechniken. Diese können das Abscheiden eines photosensitiven bzw. lichtempfindlichen Materials (d. h. ein Photolack) gefolgt von einer Photostrukturierung bzw. einem Lichtpattern und Ätzen umfassen. Das Ätzen bildet Öffnungen durch die Sperr­ schicht zu dem Substrat und legt das Silicium in diesen Flächen frei. Die freigelegten bzw. belichteten Flächen des Substrats sind jene Flächen, auf die das Feldoxid darauf­ folgend aufgewachsen wird. Die Flächen auf dem Substrat, die durch die Sperrschicht geschützt sind, definieren die Gra­ benflächen (englisch "moat areas"), wo die aktiven Halblei­ tereinrichtungen schließlich ausgebildet werden. Dies ist im wesentlichen derselbe Prozeß, wie er in Fig. 1B gezeigt ist. Das keramische Material oder die Sperrschicht ist durch das Bezugszeichen 12 angegeben. Die Öffnungen zu dem Sub­ strat sind durch das Bezugszeichen 14 angegeben.
Das Aufwachsen eines Feldoxids (FOX) in den freigelegten Flächen 18, Schritt 26, kann erzielt werden in einer nassen Sauerstoffumgebung. Dies ist im wesentlichen der Prozeß, der in Fig. 1C gezeigt ist, wobei das Feldoxid 16 sich ausbil­ det in den freigelegten Flächen 14 des Substrats. Beispiels­ weise kann das Feldoxid 16 in einer nassen Sauerstoffatmo­ sphäre bei etwa 800°C bis 1200°C für etwa 6 bis 10 Stunden aufgewachsen werden. Dies bildet ein Feldoxid, welches etwa 2000 Å bis 6000 Å dick ist.
Bei dem darauffolgenden Feldimplantationsschritt wird ein geringeres laterales Eindringen bzw. ein geringerer latera­ ler Übergriff des Feldimplantationsstoffes auftreten, da die Feldionenimplantation nach dem Aufwachsen des (FOX) ausge­ führt wird. Normalerweise wird das (FOX) nach der Feldionen­ implantation aufgewachsen. Die implantierten Atome diffun­ dieren während des (FOX)-Schrittes, was zu einem lateralen Eindringen führt. Diese Verbesserung gegenüber dem Stand der Technik ist in den Fig. 1B und 1D dargestellt. Fig. 1B stellt einen bekannten Prozeß dar, bei dem Ionen 32 in den nicht geschützten Flächen 14 vor dem (FOX) implantiert wer­ den. Diese implantierten Ionen können eine Diffusion und ein laterales Eindringen während des Wachsens bzw. des Wachstums des (FOX) 16 hervorrufen (Fig. 1C). Bei dem vorliegenden Prozeß tritt eine Ionenimplantation nach dem Aufwachsen des (FOX) 16 in der Fläche des Substrats 10 unterhalb der (FOX) 16 auf (Fig. 1D). In Fig. 1D sind diese Ionen durch die Bezugsziffer 34 angegeben.
Zusätzlich zu einem geringeren lateralen Eindringen ist ein darauffolgender Planierungsschritt bzw. Glättungsschritt der aktiven Halbleitereinrichtungen vereinfacht, da die Graben­ bereiche 18 nicht soweit von einer Oberseite des Feldoxids (FOX) 16 aus gesehen ausgenommen sind.
Das Implantieren der Feldoxidflächen 16, Schritt 28, kann ausgeführt werden unter Verwendung einer üblichen Ionenim­ plantationsausrüstung und Ionisationskammern. Der exakte Prozeß wird von den Vorrichtungsanforderungen abhängen. Als ein Beispiel können Bor-Implantationsstoffe hoher Energie zur Ausbildung einer Feldisolation zwischen n-Transistoren und Phosphor-Implantationsstoffe können zur Ausbildung einer Feldisolation zwischen p-Transistoreneinrichtungen verwendet werden. Die hohe Halteleistung der keramischen Sperrschicht wird es gestatten, daß eine höhere Dotiermittelfluenz mit einem minimalen Maß an lateralem Eindringen des Feldimplan­ tationsstoffes in dem Substrat unter die Keramikschicht verwendet wird.
Nach der Feldimplantation kann die Keramiksperre entfernt werden. Das Entfernen der Keramiksperrschicht, Schritt 30, kann erzielt werden entweder durch einen Naßätzprozeß (z. B. chemische Ätzmittel) oder einen Trockenätzprozeß (Plasmaät­ zen). Geeignete Naßätzmittel für Keramikmaterialien umfassen H2SO4, NH4OH, H2O2, HNO3. Geeignete Trockenätzmittelgase für Keramikmaterialien umfassen SF6 und CF4.
Somit liefert der Prozeß der Erfindung ein einfaches aber doch nicht naheliegendes Verfahren zum Ausführen eines LO- COS-Prozesses bei der Halbleiterherstellung und zum Ausfüh­ ren einer darauffolgenden Feldimplantation unter Verwendung einer einzelnen Sperrschicht, die aus einem Keramikmaterial gebildet ist. Zusammenfassend bietet der Prozeß der Erfin­ dung die folgenden Vorteile gegenüber äquivalenten bekannten Halbleiterherstellungsprozessen:
  • 1. Es sind weniger Prozeßschritte erforderlich, da die Keramiksperrschicht für den LOCOS-Prozeß als eine Maske für eine Feldimplantation des Feldoxids wirkt.
  • 2. Die mit der hohen Spannung bzw. hohen Belastung von Siliciumnitrid als eine Sperrschicht einherge­ henden Prozeßbeschränkungen sind gelindert.
  • 3. Die mit dem Eindringen von Feldimplantationsstof­ fen einhergehenden Probleme sind gelindert.
  • 4. Es kann ein dünneres Feldoxid verwendet werden, da eine höhere Dotiermittelfluenz bei geringerem la­ teralem Eindringen und bei Vereinfachung der dar­ auffolgenden Planierungsschritte verwendet werden kann.

Claims (16)

1. Verfahren zur lokalen Oxidation von Silicium (LOCOS) zur Halbleiterherstellung mit den Schritten:
Abscheiden einer Sperrschicht (12) unter geringer Span­ nung aus Keramikmaterial mit einer hohen Ionenhaltelei­ stung auf einem Siliciumsubstrat (10);
Strukturieren und Ätzen der Sperrschicht (12) unter Definierung von aktiven Flächen auf dem Substrat, die mit dem keramischen Material bedeckt sind, wobei frei­ gelegte Flächen (14) des Substrats zwischen diesen vorliegen;
Aufwachsen von Feldoxid (16) in den freigelegten Flä­ chen (14) durch Naßoxidation;
Implantieren der aktiven Flächen durch das Feldoxid (16) unter Verwendung von Ionen mit hinreichend Ener­ gie, um in das Feldoxid (16) jedoch nicht die Sperr­ schicht (12) zu durchdringen bzw. in jene einzudringen; und
Entfernen der Keramikschicht (12).
2. Verfahren nach Anspruch 1, wobei das Keramikmaterial ein Titanat ist.
3. Verfahren nach Anspruch 1, wobei das Keramikmaterial ein ferroelektrisches Material ist.
4. Verfahren nach Anspruch 1, wobei das Keramikmaterial ein Glas ist.
5. Verfahren nach Anspruch 1, wobei das Keramikmaterial ein Carbid ist.
6. Verfahren nach Anspruch 1, wobei das Keramikmaterial aus der Gruppe TiO2, TaOx, WOx und ZrOx ausgewählt ist.
7. Verfahren nach Anspruch 1, wobei das Keramikmaterial durch chemische Dampfabscheidung (CVD) abgeschieden wird.
8. Verfahren nach Anspruch 1, wobei das Keramikmaterial durch einen Naßätzschritt entfernt wird.
9. Verfahren nach Anspruch 1, wobei das Keramikmaterial durch einen Trockenätzschritt entfernt wird.
10. Verfahren nach Anspruch 1, wobei das Keramikmaterial eine höhere Ionenhalteleistung hat als Siliciumnitrid und einen thermischen Ausdehnungskoeffizienten hat, der jenem von Silicium nahekommt, so daß es mit geringen Spannungen abgeschieden werden kann, und wobei das Strukturieren durch Lichtstrukturieren erfolgt.
11. Verfahren nach Anspruch 10, wobei das Keramikmaterial aus der Gruppe Metalloxid, Titanat, Carbid, Glas oder Ferroelektrikum ausgewählt ist.
12. Verfahren nach Anspruch 11, wobei das Keramikmaterial eine Ionenhalteleistung hat, die etwa 3 Mal größer ist als jene von Siliciumnitrid.
13. Verfahren nach Anspruch 10, wobei das Keramikmaterial durch chemische Dampfabscheidung (CVD) abgeschieden wird.
14. Verfahren nach Anspruch 10, wobei das Keramikmaterial durch Sputtern abgeschieden wird.
15. Verfahren nach Anspruch 10, wobei das Keramikmaterial auf eine Dicke im Bereich von 500 Å bis 5000 Å abge­ schieden wird.
16. Verfahren nach Anspruch 10, wobei das Feldoxid (16) auf eine Dicke im Bereich von 2000 Å bis 6000 Å aufgewach­ sen wird.
DE4307580A 1992-04-22 1993-03-10 Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht Expired - Fee Related DE4307580C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/872,015 US5212111A (en) 1992-04-22 1992-04-22 Local-oxidation of silicon (LOCOS) process using ceramic barrier layer

Publications (2)

Publication Number Publication Date
DE4307580A1 true DE4307580A1 (de) 1993-10-28
DE4307580C2 DE4307580C2 (de) 1998-07-23

Family

ID=25358640

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4307580A Expired - Fee Related DE4307580C2 (de) 1992-04-22 1993-03-10 Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht

Country Status (3)

Country Link
US (1) US5212111A (de)
JP (1) JP2538830B2 (de)
DE (1) DE4307580C2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654227A (en) * 1996-01-23 1997-08-05 Micron Technology, Inc. Method for local oxidation of silicon (LOCOS) field isolation
US5874346A (en) * 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
US5767000A (en) * 1996-06-05 1998-06-16 Advanced Micro Devices, Inc. Method of manufacturing subfield conductive layer
KR100245096B1 (ko) * 1996-12-31 2000-03-02 김영환 반도체소자의 필드 산화막 제조방법
TW418475B (en) * 1999-02-22 2001-01-11 Mosel Vitelic Inc Configuration method for thin film cracking parameters and the application using the same
WO2002014915A2 (en) * 2000-08-17 2002-02-21 Mcmaster University Silicon-on-insulator optical waveguide fabrication by local oxidation of silicon

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US456394A (en) * 1891-07-21 Samuel jas
US4313256A (en) * 1979-01-24 1982-02-02 Siemens Aktiengesellschaft Method of producing integrated MOS circuits via silicon gate technology
US4466174A (en) * 1981-12-28 1984-08-21 Texas Instruments Incorporated Method for fabricating MESFET device using a double LOCOS process
US4675982A (en) * 1985-10-31 1987-06-30 International Business Machines Corporation Method of making self-aligned recessed oxide isolation regions
US4892614A (en) * 1986-07-07 1990-01-09 Texas Instruments Incorporated Integrated circuit isolation process
US4909897A (en) * 1986-06-17 1990-03-20 Plessey Overseas Limited Local oxidation of silicon process
US5004701A (en) * 1988-01-29 1991-04-02 Nec Corporation Method of forming isolation region in integrated circuit semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
NL186886C (nl) * 1980-11-28 1992-03-16 Philips Nv Halfgeleiderinrichting.
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
JPS59139643A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置およびその製造方法
DE3329074A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen
US4679303A (en) * 1983-09-30 1987-07-14 Hughes Aircraft Company Method of fabricating high density MOSFETs with field aligned channel stops
US4685198A (en) * 1985-07-25 1987-08-11 Matsushita Electric Industrial Co., Ltd. Method of manufacturing isolated semiconductor devices
US4987093A (en) * 1987-04-15 1991-01-22 Texas Instruments Incorporated Through-field implant isolated devices and method
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
JP2812388B2 (ja) * 1988-01-18 1998-10-22 富士通株式会社 Ｓｏｉ半導体装置の製造方法
US4966858A (en) * 1989-11-02 1990-10-30 Motorola, Inc. Method of fabricating a lateral semiconductor structure including field plates for self-alignment
US5091332A (en) * 1990-11-19 1992-02-25 Intel Corporation Semiconductor field oxidation process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US456394A (en) * 1891-07-21 Samuel jas
US4313256A (en) * 1979-01-24 1982-02-02 Siemens Aktiengesellschaft Method of producing integrated MOS circuits via silicon gate technology
US4466174A (en) * 1981-12-28 1984-08-21 Texas Instruments Incorporated Method for fabricating MESFET device using a double LOCOS process
US4675982A (en) * 1985-10-31 1987-06-30 International Business Machines Corporation Method of making self-aligned recessed oxide isolation regions
US4909897A (en) * 1986-06-17 1990-03-20 Plessey Overseas Limited Local oxidation of silicon process
US4892614A (en) * 1986-07-07 1990-01-09 Texas Instruments Incorporated Integrated circuit isolation process
US5004701A (en) * 1988-01-29 1991-04-02 Nec Corporation Method of forming isolation region in integrated circuit semiconductor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MA, T.P., MA, W.: Selective Oxidation of Silicon in Oxygen Plasma in US-Z.: IBM Technical Disclo- sure Bulletin, Vol. 19, No. 9, February 1977, S. 3402-3403 *
RÖMPP: Chemie Lexikon, 9. Aufl., Thieme Verlag 1990, S. 1575-1582, 2193-2194 *
YACHI, T., SERIKAWA, T., WADA, T.: A New Field Isolation Technology Employing Lift-Off Patter- ning of Sputtered SiO¶2¶ Films in US-Z.: IEEE Transactions on Electron Devices, Vol. ED-31, No. 12, December 1984, S. 1748-1752 *

Also Published As

Publication number Publication date
US5212111A (en) 1993-05-18
DE4307580C2 (de) 1998-07-23
JPH07283211A (ja) 1995-10-27
JP2538830B2 (ja) 1996-10-02

Similar Documents

Publication Publication Date Title
DE69525922T2 (de) Herstellung eines elektrischen Bauteils
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69610368T2 (de) Ferroelektrische Kapazität für integrierte Halbleiterschaltung und Verfahren zur Herstellung
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE69632768T2 (de) Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen
DE60224379T2 (de) Methode, eine dielektrische Schicht abzuscheiden
DE2661098C2 (de)
DE69414764T2 (de) Verfahren zum Steuern der Dicke des Gate-Oxyds für die Herstellung von Halbleiterbauelementen
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3135815A1 (de) "verfahren zur herstellung integrierter schaltungen"
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE10341576B4 (de) Verfahren zum Herstellen einer vertikalen Hartmaske
DE3125064A1 (de) "verfahren zum herstellen eines integrierten schaltkreises"
DE69017140T2 (de) Isolation für integrierte Schaltungsanordnung.
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE4307580C2 (de) Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
DE10255936A1 (de) Verbesserte Technik zur Herstellung eines Oxid/Nitrid-Schicht-Stapels durch Steuern der Stickstoffionenkonzentration in einem Nitrierungsplasma
DE3742912A1 (de) Verfahren zur herstellung von halbleiter-schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: KIRSCHNER & KURIG, 81479 MUENCHEN

D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111001