DE2357913B2 - Verfahren zum herstellen von elektroden oder von einer verdrahtung auf einer halbleiteranordnung - Google Patents

Verfahren zum herstellen von elektroden oder von einer verdrahtung auf einer halbleiteranordnung

Info

Publication number
DE2357913B2
DE2357913B2 DE19732357913 DE2357913A DE2357913B2 DE 2357913 B2 DE2357913 B2 DE 2357913B2 DE 19732357913 DE19732357913 DE 19732357913 DE 2357913 A DE2357913 A DE 2357913A DE 2357913 B2 DE2357913 B2 DE 2357913B2
Authority
DE
Germany
Prior art keywords
metal layer
semiconductor substrate
etching
tungsten
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19732357913
Other languages
English (en)
Other versions
DE2357913A1 (de
Inventor
Katsuhiro Dipl.-Ing. Yokohama Fujino (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2357913A1 publication Critical patent/DE2357913A1/de
Publication of DE2357913B2 publication Critical patent/DE2357913B2/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

Kurzfassung
Bei Halbleitervorrichtungen werden eine integrierte Schaltung mit kleinen oder großen Abmessungen, Elektroden oder eine Verdrahtung, meist aus Aluminium Al, aber machmal auch aus Platin Pt, Gold Au, Titan Ti, Molybdän Mo od. dgl. gebildet. Für eine Musterung eines solchen Metallmaterials wird üblicherweise ein Flüssigkeitsätzen unter Verwendung eines Ätzmittels angewendet. Im Falle der Verwendung von Wolfram W kann jedoch eine erhitzte wässerige Lösung von Kaliumhydroxid oder Natriumhydroxid, eine gemischte Lösung von HNOj-HF, eine erhitzte wässerige Lösung -^0 von Wasserstoffperoxid od. dgl. als Ätzmittel verwendet werden, jedoch ergibt es sich im Falle der Verwendung einer aus einem Photowiderstandsmaterial gebildeten Ätzmaske gelegentlich, daß das Photowiderstandsmaterial während des Ätzens verschwindet oder 5S abblättert, so daß eine genaue Musterung schwierig ist.
Es ist ein Verfahren bekannt, bei dem über einem Halbleiterkörper in einer Reaktionskammer das Gas einer Halogenverbindung geleilet wird, wobei eine Ätzreaktion stattfindet (DT-AS 15 21956). Hierdurch werden jedoch reine Oberflächen des Halbleiterkörpers hergestellt.
Des weiteren ist ein Verfahren bekannt, bei dem zur Herstellung einer Elektrodenanordnung für eine Halbleitervorrichtung auf einem Halbleitersubstrat eine 6^ Metallschicht angebracht wird, welche im folgenden Verfahrensschritt mit einer Maske versehen wird und schließlich einem Muster entsprechend geätzt wird.
fDT AS 19 58 807). Bei dem bekannten Verfahren, mil dem eine Metallschicht aus Platin hergestellt werden seil, erfolgt das Ätzen durch flüssige Mittel.
Der Erfindung liegt die Aufgabe zugrunde, em Verfahren zum Herstellen von Elektroden oder von einer Verdrahtung auf ehier Halbleiteranordnung zu schaffen, durch das eine Metallschicht, z. B^ aus Wolfram fest und sicher auf dem Halbleitersubstrai angeordnet wird. Zur Lösung dienen die Merkmale des Kennzeichens des Hauptanspruchs. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung wird beispielhaft an Hand der Zeichnung beschrieben. Es zeigt
Fig 1 eine schematische Darstellung des Grundaufbaus eines Beispiels der Herstellungsvorrichtung zum Ausführen eines Verfahrens zum Herstellen von Elektroden oder von einer Verdrahtung auf einei Halbleiteranordnung nach der Erfindung,
Fig.2 bis 5 Querschnitte des Elektrodenaufbaus einer Halbleiteranordnung bei einer Folge von aufeinanderfolgenden Schritten beim Herstellen von Elektroden oder von einer Verdrahtung,
Fig.6 eine graphische Darstellung der Beziehung zwischen der Ätzzeit und der Ätztiefe in Verbindung mil Wolfram, .
Fig. 7 eine graphische Darstellung der Beziehung zwischen dem Druck in einem Reaktionsofen und der Ätzgeschwindigkeit in Verbindung mit Wolfram,
Fig.8 eine graphische Darstellung der Beziehung zwischen dem Druck in einem Reaktionsofen und dei Ätzgeschwindigkeit im Falle der Verwendung vor Molybdän,
Fig. 9A und 9B graphische Darstellungen dei Verteilung der Ätzgeschwindigkeit in der Fläche einei mit Wolfram überzogenen Scheibe eines Plättchens und
Fig. 10 eine graphische Darstellung der Kennlinier von Änderungen der Flachbandspannung Vfb einei MOS-Diode mit einer Wolframelektrode, die durch Flüssigkeitsätzen hergestellt ist, und einer Diode, die durch Plasmaätzen nach dem erfindungsgemäßer Verfahren hergestellt ist, das durch eine Wärmebehand lung unter Anlegung einer positiven Vorspannung verursacht wird.
Fig. 1 zeigt schematisch ein Beispiel der Vorrich tung, die bei dem erfindungsgemäßen Verfahrer verwendet wird. Halbleitersubstrate 2 sind in einei Reaktionskammer 1 angeordnet. Die Reaktionskammei 1 wird mittels einer Vakuumpumpe 5 zum Entfernen dei Luft evakuiert. Eine Spannung wird an die Elektroder 3a und 36 oder eine Spule angelegt, die mit einei Hochfrequenz-Hochspannungsquelle 4 verbunden sind Einp Halogenverbindung, z. B. aüphatischer Chlorkoh lenwasserstoff (C2CIJF3) oder aliphatischer Chlorkoh lenwasserstoff (CCI2F?), die in einem Behälter ; enthalten ist, wird in die Reaktionskammer 1 zusammei mit einem Gasstrom aus Argon Ar, Helium He od. dg eingeführt. In diesem Fall kann ein aliphatischc Kohlenwasserstoffgas auch direkt zugeführt werder Das aliphatische Kohlenwasserstoffgas wird auf Gruni des elektromagnetischen Hochlrequenzfeldes, das ii der Reaktionskammer 1 aufgeba'U ist, in den Plasmazu stand entführt, und das so erzeugte Plasma reagiert mi einem Metall, aus dem letztlich Elektroden oder ein> Verdrahtung der Halbleitersubstrate 2 gebildet werder wobei ein Metallhalogenid erzeugt wird. Wenn de Dampfdruck des Halogenids hoch ist. findet ein Sublimation des Halogenids statt, so daß ein Dampfätz prozeß entsteht. In diesem Falle reagiert ein Photo
widerstandsmaterial kaum mit dem Halogen im Plasmazustand, und auch wenn eine Reaktion stattfindet, wird das Photowiderstandsmaterial nicht weggeätzt, da der Dampfdruck niedrig ist. Des weiteren werden Silizium Si, welches das Halbleitersubstrat 2 bildet, und Siliziumdioxyd SiCh oder .Siliziumnitrid S'uN«, das seinen Isolierfilm bildet, auch kaum weggeätzt.
Die Siedepunkte (bp) und die Schmelzpunkte (mp) der Halogenide sind in den folgenden Tabellen gezeigt. Die Halogenide des hohen Dampfdrucks bei Raumtemperatur sind in Tabelle 1 und die des niedrigen Dampfdrucks in Tabelle 2 gezeigt.
Tabelle 1
bp TC) mp CO
WFb 17,5 2,5
MoFb 35,0 17
ReFb 47,6 18,8
OsFe 17,5 34,4
IrFb 53 44
Tabelle 2
bp ("C) mp CC)
AICIj 180,2 (feste Phase) 190
AlBn 255 99,5
TiCU 136.4 3C
TiF4 285
TiBr* 230 390
VF5 112 (758 mm Hg)
NbF5 229 75,5
MoCIs 268 194
TaCh 242 217
TeF5 229 97
RuF5 250 101
15
40
45
Im Falle der Verwendung der Halogenide mit hohem Siedepunkt kann ein Ätzen in der Dampfphase ausgeführt werden, indem die Temperatur des Halbleiters 2 erhöht wird.
Fig.2 bis 5 zeigen eine Folge von Schritten bei der Herstellung einer Halbleitervorrichtung gemäß einem Beispiel der Erfindung. Eine Isolierschicht 12, z. B. aus Siliziumdioxyd SiCh oder Siliziumnitrid S13N4, wird auf einem Siliziumhalbleitersubstrat 11 durch ein bekanntes Verfahren gebildet und die Isolierschicht 12 wird selektiv entfernt, um darin Fenster zu bilden, und dann wird eine Wolframschicht 13 über der gesamten Fläche der Isolierschicht 12 und der freigelegten Fläche des Substrats 11 durch chemischen Dampfniederschlag, Verdampfung, Zerstäubung od. dgl. gebildet, wie in Fig. 2 gezeigt ist. Die Isolierschicht 12 und die Wolframschicht 13 werden bis zu gewünschten Dicken von jeweils 2000 bis 5000 A und etwa 1 μσι gebildet.
Dann wird eine Photowiderstandsschicht 14 über der Gesamtfläche der Wolframschicht 13 gebildet. Dem folgt eine Musterherstellung der Photowiderstandsschicht 14, wodurch die Photowiderstandsschicht 14 an (,0 ausgewählten Stellen entfernt wird, um darin Fenster zu bilden, durch welche die darunterliegende Wolframschicht 13 freigelegt wird, wie in F i g. 3 gezeigt ist. Die Photowiderstandsschicht 14 dient als Dampfphasen-Ätzmaske bei dem folgenden Verfahren. (,<;
Wie voranstehend unter Bezugnahme auf Fig. 1 beschrieben wurde, wird als nächstes das Halbleitersubstrat in der Reaktionskammer 1 angeordnet, wird die vorstehend erwähnte aliphatische Kohlenwasserstoffverbindung in die Reaktionskammer 1 eingeführt und wird eine Hochfrequenzspannung an die Elektroden 3a und 3b oder die Spule zum Erzeugen eines Plasmas angelegt, wodurch die freigelegten Flächen, der Wolframschicht 13 zu Wolframhexafluorid WFb halogeniert werden. Das Wolframhexafluorid hat einen hohen Dampfdruck bei Raumtemperatur und wird daher sublimiert, so daß Fenster gebildet werden, durch welche die Isolierschicht 12 an ausgewählten Stellen freigelegt wird, wie in Fig.4 gezeigt ist. Auf diese Weise wird das Dampfätzen ausgeführt
Darauf wird die auf der Wolframschicht 13 verbleibende Photowiderstandsschicht 14 entfernt, wie in F i g. 5 dargestellt ist. Da das Photowiderstandsmaterial organischer Natur ist, kann in diesem Falle die Schicht 14 entfernt werden, indem Sauerstoff O2 in die Reaktionskammer 1 an Stelle einer aliphatischen Kohlenwasserstoffverbindung eingeführt wird.
Somit kann eine Musterherstellung aus Wolfram, das chemisch stabil und schwierig zu schmelzen ist, mit hoher Genauigkeit ausgeführt werden.
Obwohl das vorangehende Beispiel in Verbindung mit Wolfram W beschrieben worden ist, ist es auch möglich, eine Musterherstellung in den Fällen auszuführen, in denen Metalle, wie Aluminium Al, Molybdän Mo, Titan Ti usw. als Materialien der Elektroden oder einer Verdrahtung der Halbleitervorrichtungen verwendet werden. Jedoch ist es schwierig, aus Aluminium ein Fluorid AIF3 zu erhalten, auch ist Aluminium nicht leicht zu ätzen, so daß es einer Ätzung in der Form anderer Halogenide, z. B. eines Chlorids, unterworfen wird.
Da Halogenide von Gold Au, Chrom Cr, Eisen Fe, Kobalt Co, Nickel Ni, Platin Pt od. dgl. in Wasser, einer wässerigen Lösung einer Säure oder einer organischen Substanz löslich sind oder damit reagieren, ist es auch möglich, die nichtmaskierte oder freigelegte Metallschicht wegzuätzen, indem das Substrat in Wasser od. dgl. eingetaucht wird, nachdem die Metallschicht in ein Halogenid des Metalls übergeführt worden ist, wie vorstehend beschrieben wurde.
Fig.6 zeigt die Beziehung zwischen der Zeit zum Ätzen von Wolfram nach dem oben beschriebenen Verfahren und der Ätztiefe in dem Fall, bei dem der Druck der in Fig. 1 gezeigten Reaktionskammer 1 0,17 mm Hg beträgt, wobei ein Strom in der Spule fließt, die mit einer Hochfrequenzspanriung gespeist wird, die als Parameter verwendet wird. Wenn der Spulenstrom 16OmA beträgt, wird z.B. die Wolframschicht bis zu einer Tiefe von 3500 Ä in 10 Minuten weggeätzt. Wenn der Spulenstrom 12OmA beträgt, wird die Wolframschicht des weiteren bis zu einer Tiefe von 2500 Ä in 10 Minuten weggeätzt. Mit dem verringerten Spulenstrom, um die Stärke des magnetischen Hochfrequenzfeldes zu verringern, wird nämlich auch die Intensität des Plasmas verringert, wodurch die Ätzgeschwindigkeit abfällt. Des weiteren hat sich herausgestellt, daß die Ätztiefe linear in bezug auf die Zeit ansteigt.
Fig. 7 zeigt die Beziehung /wischen dem Druck (in mm Hg) in der Reaktionskammer 1 und der Ätzgeschwindigkeit (in Ä/min) in Verbindung mit Wolfram wobei der Spulenstrom als Parameter verwendet wird Die Ätzgeschwindigkeit wird bei einem Anstieg de> Drucks und einem Abfall des Spulenstroms geringer. E; wird angenommen, daß. wenn der Druck außerhalb de: dargestellten Bereichs abgesenkt wird, die Ätzge schwindigkeit unter einen bestimmten Wert rapic abfällt.
Fig.8 zeigt die Beziehung zwischen dem Druck (in mm Hg) in der Reaktionskammer 1 und der Ätzgeschwindigkeit (in Ä/min) in Verbindung mit Molybdän, wobei der Spulenstrom als Parameter verwendet wird. Bei einem bestimmten Wert des Drucks kann eine maximale Ätzgeschwindigkeit erhalten werden, jedoch ist der Druck höher, als dieser im Falle von Wolfram erforderlich ist.
F i g. 9A zeigt die Verteilung der Ätzgeschwindigkeit in der Fläche des Plättchens im Falle des Ätzens von Wolfram. Die Meßpunkte sind die drei Punkte A, B und C, die in Fig.9B gezeigt sind. Werte an der rechten Seite jeder Kurve stellen den Druck in der Reaktionskammer und den Spulenstrom dar. Es ist ersichtlich, daß. wenn der Druck in der Reaktionskammer verringert wird und der Spulenstrom abfällt, d. h. wenn die Ätzgeschwindigkeit geringer wird, die Ätzgeschwindigkeit gleichförmig in der Fläche des Plättchens verteilt ist.
Fig. 10 zeigt Änderungen der Flachbandspannung Vfbeiner MOS-Diode mit einer Wolfram-Elektrode, die durch eine Wärmebehandlung und eine Wärmebehandlung unter Anlegen einer positiven Vorspannung verursacht werden. Die strichpunktierte Linie stellt den Fall des üblichen Flüssigkeitsätzens dar und die ausgezogenen Linien stellen den Fall des Plasmaätzens entsprechend den in den F i g. 2 bis 5 gezeigten Verfahrensschritten dar. Bei durchgeführten Versuchen war, wenn eine Wärmebehandlung eine Stunde lang ausgeführt wurde, wobei eine Temperatur von 2500C vom Anfangszustand an gehalten wurde, die Änderung der Flachbandspannung der Diode, die gemäß der Erfindung hergestellt wurde, kleiner als 0,2 V. Wenn die Wärmebehandlung bei 2500C eine Stunde lang mit einer angelegten Spannung von +20V ausgeführt wurde, betrug die maximale Änderung der Flachbandspannung der Diode gemäß der Erfindung 0,35 V.
Eine große Änderung der Flachbandspannung, die von der Wärmebehandlung herrührt, bedeutet, daß das Plättchen beim Ätzverfahren od. dgl. zerstört und verunreinigt wird und in dem Falle der Wärmebehandlung unter Anlegen einer positiven Vorspannung wird die Änderung der Flachbandspannung weiter vergrößert. Wie in Fig. 10 dargestellt ist, führt jedoch die Plasmaätzung gemäß der Erfindung nicht zu einer großen Änderung der Flachbandspannung, woraus sich ergibt, daß die Halbleitervorrichtung durch das Plasmaätzen nicht zerstört wird.
Wie voranstehend beschrieben worden ist, werden diejenigen Flächen eines Elektroden- oder Verdrahtungsmetalls, die weggeätzt werden sollen, in einem Halogenplasma halogeniert und die halogenierten Flächen werden entfernt, indem hoher Dampfdruck des Halogenids oder seine Löslichkeit in Wasser od. dgl. ausgenutzt wird, wodurch die Musterung ausgeführt wird. Dies schließt die Möglichkeit aus. daß die Ätzmaske abblättert oder verschwindet, so daß eine genaue Musterung ermöglicht wird und dadurch eine verbesserte Zuverlässigkeit und Kennlinie der Halbleitervorrichtung geschaffen werden kann.
Hierzu 6 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen von Elektroden oder von einer Verdrahtung auf einer Halbleiteranordnung, bei dem auf einer Metallschicht, die auf dem Halbleitersubstrat liegt, eine Maske gebildet wird, gekennzeichnet durch die folgenden Schritte: Anordnen des Halbleitersubstrats (2) in einer Reaktionskammer (1), Einführen eines Gases einer Halogenverbindung zum Erzeugen eines Plasmas mit einem elektromagnetischen Hochfrequenzfeld, um die nichtmaskierten Flächen der Metallschicht (13) auf dem Halbleitersubstrat (11) zu halogenieren, und Entfernen der halogenieren Flächen durch Sublimation des Halogenids oder Spülen mit Wasser oder einer Lösung.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht (13) auf dem Halbleitersubstrat (11) aus Wolfram, Molybdän, Rhenium, Osmium, Iridium, Titan, Vanadium, Niob, Tellur oder Ruthenium gebildet wird und daß die nichtmaskierten Flächen der Metallschicht fluoriert werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht (13) auf dem Halbleitersubstrat (11) aus Aluminium, Titan, Molybdän oder Tantal gebildet wird und daß die nichtmaskierten Flächen der Metallschicht chloriert werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht (13) auf dem Halbleitersubstrat (11) aus Gold, Chrom, Eisen, Kobalt, Nickel oder Platin geb:ldet wird.
35
DE19732357913 1972-11-22 1973-11-20 Verfahren zum herstellen von elektroden oder von einer verdrahtung auf einer halbleiteranordnung Ceased DE2357913B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11746472A JPS5441870B2 (de) 1972-11-22 1972-11-22

Publications (2)

Publication Number Publication Date
DE2357913A1 DE2357913A1 (de) 1974-05-30
DE2357913B2 true DE2357913B2 (de) 1976-06-24

Family

ID=14712315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732357913 Ceased DE2357913B2 (de) 1972-11-22 1973-11-20 Verfahren zum herstellen von elektroden oder von einer verdrahtung auf einer halbleiteranordnung

Country Status (4)

Country Link
JP (1) JPS5441870B2 (de)
DE (1) DE2357913B2 (de)
FR (1) FR2208191B1 (de)
GB (1) GB1410728A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5127833A (ja) * 1974-09-02 1976-03-09 Nippon Telegraph & Telephone Chitaniumunoshokukokuhoho
JPS5190274A (en) * 1975-02-05 1976-08-07 Fuotomasukuno seizohoho
US3994793A (en) * 1975-05-22 1976-11-30 International Business Machines Corporation Reactive ion etching of aluminum
JPS5287985A (en) * 1976-01-19 1977-07-22 Mitsubishi Electric Corp Plasma etching method
JPS5325244A (en) * 1976-08-20 1978-03-08 Nichiden Varian Kk Method of plasma etching molybdenum
US4211601A (en) * 1978-07-31 1980-07-08 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
JPS5679449A (en) * 1979-11-30 1981-06-30 Mitsubishi Electric Corp Production of semiconductor device
JP3526651B2 (ja) * 1995-04-28 2004-05-17 ローム株式会社 半導体装置および配線方法
US5973342A (en) * 1996-04-25 1999-10-26 Rohm Co., Ltd. Semiconductor device having an iridium electrode
JP6739187B2 (ja) 2016-02-22 2020-08-12 株式会社神戸製鋼所 溶接用Ni基合金ソリッドワイヤおよびNi基合金溶接金属の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615956A (en) * 1969-03-27 1971-10-26 Signetics Corp Gas plasma vapor etching process

Also Published As

Publication number Publication date
FR2208191A1 (de) 1974-06-21
JPS4975270A (de) 1974-07-19
DE2357913A1 (de) 1974-05-30
JPS5441870B2 (de) 1979-12-11
FR2208191B1 (de) 1978-11-10
GB1410728A (en) 1975-10-22

Similar Documents

Publication Publication Date Title
DE69835986T2 (de) Elektrode eines halbleitenden Nitrids vom N-Typ, ein Halbleiterbauelement mit einer solchen Elektrode und ein Herstellungsverfahren
DE69828578T2 (de) Elektronenemitter
DE3872859T2 (de) Verfahren zur metallisierung eines kieselsaeure-, quartz-, glas- oder saphirsubstrates und so erhaltenes substrat.
DE3427599A1 (de) Bauelement-herstellungsverfahren
DE2720893A1 (de) Verfahren zur herstellung einer metall-halbleiter-grenzflaeche
DE4325706A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3916622A1 (de) Verfahren zum zuechten einer sehr duennen metallschicht und vorrichtung hierfuer
DE3439853A1 (de) Verfahren zum niederschlagen von metallsilizidschichten auf ein substrat
DE2610014A1 (de) Zerstaeubungsaetzen mit hoher aufloesung
DE2021264A1 (de) Verfahren fuer die Herstellung von diskreten RC-Anordnungen
DE2357913B2 (de) Verfahren zum herstellen von elektroden oder von einer verdrahtung auf einer halbleiteranordnung
DE2300813A1 (de) Verfahren zum niederschlagen von stickstoffdotiertem beta-tantal sowie eine beta-tantal-duennschicht aufweisender artikel
DE1950126A1 (de) Verfahren zur Aufringung isolierender Filme und elektronische Bauelemente
DE3805010A1 (de) Verfahren zur herstellung duenner schichten aus oxydischem hochtemperatur-supraleiter
DE102014101475A1 (de) Ätzen von porösem Metall
DE3434727C2 (de)
DE2549861C3 (de) Verfahren zur Anbringung von lokalisierten Kontakten auf einer Dünnschichtschaltung
DE3943356A1 (de) Verfahren zur bildung einer maske fuer roentgenlithographie
DE2261337B2 (de) Verfahren zum erzeugen eines metallisierungsmusters auf der oberflaeche eines halbleiterkoerpers
DE2151127C3 (de) Verfahren zum Abscheiden eines Metallisierungsmusters und seine Anwendung
DE3318001A1 (de) Verfahren zum stromlosen abscheiden von platin auf silicium
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2012063A1 (de) Verfahren zum Herstellen von aus Alu minium Legierungen bestehenden Kontakt metallschichten an Halbleiterbauelementen
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE1614140B2 (de) Verfahren zum herstellen eines halbleiterbauelementes mit einer schottky sperrschicht

Legal Events

Date Code Title Description
8235 Patent refused