DE2261337B2 - Verfahren zum erzeugen eines metallisierungsmusters auf der oberflaeche eines halbleiterkoerpers - Google Patents
Verfahren zum erzeugen eines metallisierungsmusters auf der oberflaeche eines halbleiterkoerpersInfo
- Publication number
- DE2261337B2 DE2261337B2 DE19722261337 DE2261337A DE2261337B2 DE 2261337 B2 DE2261337 B2 DE 2261337B2 DE 19722261337 DE19722261337 DE 19722261337 DE 2261337 A DE2261337 A DE 2261337A DE 2261337 B2 DE2261337 B2 DE 2261337B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metallization pattern
- nickel
- photoresist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- ing And Chemical Polishing (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Erzeugen eines Metallisierungsmusters auf der Oberfläche eines
Halbleiterkörpers im Verlauf der Halbleiterbauelementfertigung, bei dem eine Metallschicht auf die
Oberfläche des Halbleiterkörpers niedergeschlagen, das gewünschte Metallisierungsmuster definiert und das das
gewünschte Metallisierungsmuster umgebende Metall durch kathodische Zerstäubung abgeätzt wird.
Mit der fortschreitenden Miniaturisierung von Halbleiterbauelementen
kommt dem Anschluß der halbleitenden Bereiche an die metallischen Leiter und Anschlüsse besondere Bedeutung zu. Hierzu ist es
bekannt, das gesamte Bauelement mit einem mehrschichtigen
Belag aus verschiedenen Metallen zu überziehen und anschließend einen Teil der aufgebrachten
Metalle; wieder zu entfernen, so daß die verbleibenden Metallschichten einem vorgegebenen Metallisierungsmuster
entsprechen. Hierzu wird beispielsweise von A.F. Bogenschütz , »Oberflächentechnik
und Galvanotechnik in der Elektronik«, Leuze Verlag, Saulgau (1971), Seiten 167—169, ein Ätzplattierverfahren
angegeben, gem. dem auf der obersten Metallschicht (aus Kupfer) ein an das vorstehende Metallisierungsmuster
angepaßtes negatives Muster aus Photolack aufgebracht wird. Auf den von dem Photolack nicht
bedeckten Bereichen wird galvanisch eine Nickelschicht abgeschieden; anschließend wird die Photolackschicht
entfernt; die danach freiliegenden Stellen der Kupferschicht werden nun anodisch in einem Chromsäureelektrolyten
geätzt; hierbei wird die Nickelschicht nicht nennenswert angegriffen, da sich an der Nickeloberfläche
anodische Deckschichten ausbildep, welche das
Für diese Verwendung flüsiger Ätzmittel ist bekannt,
daß sie das vorgesehene Material isofop abtragen, d. h.
in allen Richtungen mit der gleichen Atzgeschwindigkeit Entlang der Abdeckmaske können dadurch
beträchtliche Unterschneidungen auftreten, was eine präzise Festlegung des angestrebten MetalHsierungsmusters
bei sehr geringen Abständen zwischen benachbarten Leiterbahnen nahezu unmöglich macht
ίο Aus der DT-OS 1942 455 ist ein anderes Verfahren
zur Ausbildung eines Metallisierungsmusters bekannt Hier ist nacheinander auf dem Bauelement eine
Titanhaftschicht, eine Platinsperrschicht und eine Goldschicht als Leitmaterial aufgebracht Zur Ausbildung
des Metallsierungsmusters wird auf der Goldschicht eine zweite dünne Platinschicht aufgebracht um
das Maskierungsmaterial von der Goldschicht fernzuhalten. Darauf wird die Maskierungsschicht aufgebracht,
die aus Aluminium, Titan, Molybdän, Chrom,
ω Tantal, Hafnium, Zirkon, Vanadium oder Wolfram
bestehen kana Auf dieser metallischen Maskierungsschicht wird mittels Phototechnik die Leitbahnstruktur
für das gesamte Bauelement aufgebracht und anschließend die Maskierungschicht außerhalb der gewünschten
Leitbahnstruktur chemisch weggeätzt Daraufhin wird die Gold- und die Platinschitht außerhalb der
Leitbähnstruktur durch Kathodenzerstäubung weggeätzt
Da auch bei diesem Verfahren die metallische Maskierungsschicht außerhalb der Leitbahnstruktur auf
chemischem Wege, also galvanisch, abgetragen wird, können hier ebenfalls Unterschneidungen auftreten, was
die erzielbare Genauigkeit begrenzt
Die beiden dargelegten bekannten Verfahren weisen den Nachteil auf, daß die hohe Genauigkeit der
phototechnisch aufgebrachten Maskierungsschicht anschließend durch die chemische, als naß arbeitende
teilweise Abtragung der Maskierungsschicht wieder verminder wird, so daß lediglich ein Metallisierungsmuster
erhalten werden kann, dessen Feinheit durch die naß arbeitenden chemischen Verfahren begrenzt ist
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Erzeugen eines Metallisierungsmusters
auf der Oberfläche eines Halbleiterkörpers anzugeben, bei dem naß arbeitende Verfahren zur Entfernung der
Maskierungsschicht außerhalb der Leitbahnstruktur vermieden werden, so daß ein Metallisierungsmuster
mit der hohen Genauigkeit der phototechnisch arbeitenden Maskierungsverfahren erhalten werden kann.
Ausgehend von dem eingangs genannten Verfahren ist die Lösung dieser Aufgabe dadurch gekennzeichnet daß das gewünschte Metallisierungsmuster durch Aufbringen einer das Muster umreißenden Photomaske definiert wird, und danach auf dem von der Photolackmaske umrissenen Gebiet auf der Metallschicht eine
Ausgehend von dem eingangs genannten Verfahren ist die Lösung dieser Aufgabe dadurch gekennzeichnet daß das gewünschte Metallisierungsmuster durch Aufbringen einer das Muster umreißenden Photomaske definiert wird, und danach auf dem von der Photolackmaske umrissenen Gebiet auf der Metallschicht eine
Weitere vorteilhafte Ausbildungen dieses Verfahrens ergeben sich aus den Unteransprüchen.
Zur weiteren Erläuterung der Erfindung dienen auch die Figuren; im einzelnen zeigen
Fig.IA bis IE Schnittansichten eines Teils eines
Halbleiterkörpers in verschiedenen Herstellungsstadien und
Fig.2A und 2B Schnittansichten einer alternativen
Ausführungsform.
6; Entsprechend einer ersten Ausführungsform wird das
Metallisierungsmuster auf einem Halbleiterbauelement durch kathodische Zerstäubung gebildet, wobei eine
Nickelschicht als Zerstäubungsmaske verwendet wird,
die entsprechend dem gewünschten Metallmuster galvanisch niedergeschlagen wurde. Vorteilhafterweise
erfolgt dieses unter Verwendung eines dielektrischen Materials wie Photolack als Maskierung während der
Galvanisierung. Das Verfahren hat also denselben S Genauigkeitsgrad wie die Erzeugung von Phototlackmasken;
weiterhin wird die Verwendung eines flüssigen Ätzmittels zur Ausformung der Zerstäubungsmaske
vermieden.
Das Verfahren kann vorteilhafterweise zusammen mit Maßnahmen durchgeführt werden, die das Verfahren
selbstbegrenzend machen. Die Verwendung von Nickel als Zerstäubungsmaske ist besonders vorteilhaft
im Verein mit den der Stützleitertechnologie zugeordneten Materialien, nämlich Titan, Platin, oder Palladium
und Gold.
Nach Beendigung der Dotierungsmaßnahmen, nämlich Diffusion adgL wird ein Halbleiterkörper zur
Bildung von Elektrodenverbindungen geeignet maskiert; hierzu wird eine erste Schicht aus Titan auf der
gesamten aktiven Fläche des Körpers niedergeschlagen.
Die Titanschicht wird anschließend mit Platin oder Palladium beschickt, die ihrerseits mit einer relativ
dicken Goldschicht belegt sind. Anschließend wird eine Photolackmaske, die dem gewünschten Metallisierungsmuster
entspricht, auf der Goldschicht aufgebracht; daraufhin wird eine Nickeschicht in den nichtmaskierten
Bereichen der Goldschicht galvanisch niedergeschlagen. Vorteilhafterweise kann vor dem Aufbringen der
Phototlackmaske eine sehr dünne Nickelschicht auf der
gesamten Goldschicht aufgebracht werden, um die Haftfestigkeit der Photolackschicht auf der darunterliegenden
Goldoberfläche zu verbessern.
Wegen der ausgezeichneten Maskierungseigenschaften von Nickel können zur Festlegung des Metallisierungsmusters
relativ dünne Nickelschichten verwendet werden, die dünner sind als die Photolack-Maskierungsschicht
Somit ist das erhältliche Musterauflösungsvermögen (Musterfeinheit) lediglich durch die Möglichkeit
des Photolackprozesses begrenzt
Anschließend wird der Photolack entfernt wobei die
dicke Nickelschicht als Maske auf der Goldschicht zurückbleibt Die aktive Seite des Halbleiterkörpers
wird dann unter Verwendung einer typischen Zerstäubungsanlage einer kathodischen Zerstäubung ausgesetzt
in deren Verlauf die zu entfernenden Metalle abgeätzt werden. Während dieser Zerstäubung wird die
Nickelschicht nur geringfügig geätzt, wohingegen das Gold, Platin oder Palladium und Titan in größerem
Ausmaß weggeätzt werden. Die frei liegenden Bereiche so
dieser Metalle werden daher entfernt während die unter der Nickelmaske liegenden Teile zurückbleiben.
Man sieht daß das oben beschriebene Verfahren die Bildung des Vielschicht-Metallisierungsmusters in Form
einer kontinuierlichen und gleichförmigen Metallstruk- ss tür ermöglicht Insbesondere werden im Vergleich zu
bisher bekannten Methoden die einzelnen Schichten verschiedener Metalle keiner getrennten Photolackmaskierung
oder naß-chemischen Behandlung unterzogen. Zusätzlich wird die dicke Goldschicht ohne die
Unterbrechung durch eine Zwischenphotolackmaskierung erzeugt wie es beim Stand der Technik üblich ist
Diese Vorteile verbessern die Gleichförmigkeit Leistungsfähigkeit und Zuverlässigkeit des Halbleiterbauelementes,
Die Anweisenheit von Sauerstoff in der Zerstäubungskammer erlaubt im Zusammenhang mit bestimmten
Metallen eine bequeme Relgelung des Verfahrens.
Beispielsweise verlangsamt die Anwesenheit von Sauerstoff die kathodische Zerstäubung von Titan und
Nickel, während die Wirkung auf die Abtragungsgeschwindigkeit
von Gold, Palladium und Platin gering ist
Demgegemäß kann Sauerstoff im Verlauf der
Zerstäubung bzw. Abätzung der Palladium- oder Platinschicht zugeführt werden. Die Anwesenheit von
Sauerstoff ermöglicht die Bildung einer Titanoxidschicht nachdem die Titanschicht freigelegt ist Diese
Schicht ist gegenüber der kathodischen Zerstäubung beständiger als reines Tintan, und beendet daher die
Abtragung wirksam. Bei Anwendung dieser Maßnahme wird die relativ dünne verbleibende Titanschicht unter
Verwendung eines flüssigen Ätzmittels, wie Äthylendiamintetraessigsäure,
entfernt
Ein spezielles Ausführungsbeispiel wird im Zusammenhang mit den F i g. IA bis IE beschrieben. Zunächst
sei auf F i g. 1A Bezug genommen. Ein Siliciumhalbleiterkörper
11 mit den Diffusionszonen 12 von pn-Übergängen und mit einer Maskierungsschicht 13
aus Siliciumoxid wird mit einer Folge mit Metallschichtniederschlägen bedeckt
Zunächst wird eine 500 bis lOOOA dicke Titanschicht
14 niedergeschlagen. Darauf folgt der Niederschlag einer zweiten, etwa 2000 A dicken Schicht 15 aus Platin
oder Palladium. Im Falle bipolarer Halbleiterbauelemente wird Platin als Material für diese Schicht und im
Falle von Feldeffektbauelementen mit isolierter Steuerelektrode wird Palladium als Material dieser Schicht
verwendet Auf der Metallschicht 15 wird eine dritte, etwa 2 μηι dicke Goldschicht 16 niedergeschlagen.
Diese drei Schichten können durch eine Reihe von Methoden in zufriedenstellender Weise aufgebracht
werden. Beispielsweise können sie durch Aufdampfen oder kathodisches Aufstäuben erzeugt werden; das
Gold kann galvanisch aufgebracht werden.
Als nächstes wird auf der Goldschicht 16 eine sehr dünne Nickelschicht 17 galvanisch niedergeschlagen,
um die Haftfestigkeit der anschließend aufzubringenden Photolackschicht 18 zu verbessern. Ein geeignetes
Galvanisierungsbad ist ein Bad auf Nickelsulfamat-Basis.
Die dünne Nickelschicht 17 ist zweckmäßig etwa 350A dick. Auf sie wird eine Photolackschicht 18
aufgebracht in der dann das gewünschte Metallisierungsmuster nach üblichen Belichtungs- und Entwicklungsmethoden
erzeugt wird (F i g. 1 B).
Als nächstes wird (Fig. IC) eine dickere Nickelschicht
19 auf der nichtmaskierten Oberfläche der Metallschicht 17 auf galvanischem Wege niedergeschlagen;
was auch stromlos erfolgen kann. Beide Methoden sollen duch den Ausdruck »galvanisch aufgebrachter
Niederschlag« umfaßt sein. Diese Nickelschicht hat eine typische Dicke von etwa 4000 bis 5000A und ist im
allgemeinen etwas dünner als die Photolackschicht um die Genauigkeit des im Photolack festgelegten Musters
nicht herabzusetzen
Als nächstes wird (F i g. ID) der Photolack zweckmäßig
durch Verdampfen in einem Plasmagenerator entfernt Hierdurch brauchen keine flüssigen Lösungsmittel,
die die Nickelschicht angreifen könnten, benutzt zu werden. Alternativ wäre jedoch Aceton für einen
Positiv-Photolack ein geeignetes Lösungsmittel.
Die in F i g. 1D gezeigte Anordnung wird dann in ein«
Zerstäubungseinrichtung zum kathodischen Ätzen der nickelbeschichteten Oberfläche 17 bis 19 gebracht In
einem speziellen Triodensystem werden hierzu beispielsweise eine Spitze-Spitze-HF-Spannung von 400
Volt und eine Stromdichte von 155 mA/cm2 benutzt
Unter Verwendung der vorstehend angegebenen
Parameter wird die Nickelschicht in einer Zerstäubungseinrichtung des Triodentyps bei Vorhandensein
von Sauerstoff mit einer Geschwindigkeit von etwa 240 bis 300A/min abgetragen. Bei Anwesentheit von
Sauerstoff wird die Goldschicht durch die Zerstäubung um etwa 1600A/min und die Platin- und Palladiumschicht
um etwa 500 bis 600A/min abgetragen.
Es können andere bekannte kathodische Ätzmethoden einschl. Gleichstrom-Methoden verwendet werden.
Das Verfahren ist nicht auf das oben beschriebene Triodensystem begrenzt
YNäch der Entfernung der dünnen Nickelschicht 17,
der Goldschicht 16 und der Platin- oder < Palladiumschicht 15 kann die Sauerstoffzufuhr abgestellt und die
Zerstäubungsätzung fortgeführt werden, um die Titan-. schicht'14 zu entfernea Die Zerstäubungsätzung wird
darin beendet wenn die Siliciumoxidschicht 13 errreicht ist, was durch Beobachtung des Halbleiterkörpers
festgestellt. werden· muß; zur Beendigung ist eine
manuelle Steuerung-des Verfahrens erforderlich. Die
Sauerstoffzufuhr kann auch fortgesetzt werden, was zur ' Bildung einer * Titanoxidschicht führt, nachdem' die
Titanschicht 14 freigelegt ist Dies hat die Wirkung, daß die Zerstäubungsätzung für Tiian auf eine sehr niedrige
Abtragungsgeschwindigkeit von etwa 10 bis 15A/min herabgesetzt wird, so daß die Abtragung praktisch
Angehalten wird. Diese Abtragungsgeschwindigkeit "steht-im Gegensatz zu derjenigen für Titan ohne
Sauerstoff, die etwa 50 bis 60A/min beträgt Bei dieser
'alternativen Methode wird der Rest der Titanschicht ohne Schwierigkeit unter Verwendung Äthylendiatnin-■
tetfaessigsäureaWÄtzmittel entfernt
; Der Halbleiterkörper 11 hat dann das in Fig. IE dargestellte Aussehen. Es bleiben lediglich die Teile des Metallisierungsmusters zurück, die durch die Nickelschicht' 17 bis 19 maskiert sind. Obwohl in der dargestellten Querschnittsansicht der Metallisierungsteil die Elektroden umfaßt die von der Siliciumoxidmaske begrenzt eine Verbindung zu dem Halbleiterkörper herstellen,' ist es selbstverständlich, daß das Me Ulisieruiigsmuster Verbindungsleitungsteile aufweisen kann, die auf dem Oxid liegen oder auf anderen dielektrischen Schichten, wie Kombinationen von Siliciumoxid, Siliciumnitrid und Aluminiumoxid. ' . Diese Erzeugung. der' Metallisierung auf einem Halbleiterkörper kann auch zum Herstellen von Mehrfachschichtanordnungen verwendet werden, bei denen die betrachtete Metallisierung auf weiteren metallischen und/oder dielektrischen Zwischenschichten liegt.
; Der Halbleiterkörper 11 hat dann das in Fig. IE dargestellte Aussehen. Es bleiben lediglich die Teile des Metallisierungsmusters zurück, die durch die Nickelschicht' 17 bis 19 maskiert sind. Obwohl in der dargestellten Querschnittsansicht der Metallisierungsteil die Elektroden umfaßt die von der Siliciumoxidmaske begrenzt eine Verbindung zu dem Halbleiterkörper herstellen,' ist es selbstverständlich, daß das Me Ulisieruiigsmuster Verbindungsleitungsteile aufweisen kann, die auf dem Oxid liegen oder auf anderen dielektrischen Schichten, wie Kombinationen von Siliciumoxid, Siliciumnitrid und Aluminiumoxid. ' . Diese Erzeugung. der' Metallisierung auf einem Halbleiterkörper kann auch zum Herstellen von Mehrfachschichtanordnungen verwendet werden, bei denen die betrachtete Metallisierung auf weiteren metallischen und/oder dielektrischen Zwischenschichten liegt.
Schließlich wird, falls erforderlich, die Nickelschicht
noch entfernt was mit einem Lösungsmittel wie Eisen (Ill)-Chlorid erfolgen kann. In manchen Fällen kann das
Nickel aber auch als Teil des Metallisierungsaufbaues stehen bleiben.
Ein anderes Ausführungsbeispiel, bei dem dieselbe galvanische niedergeschlagene-Nickelmaske zur Zerstäubung
verwendet-wird, ist mit den Fig.2A und 2B
dargestellt-Im wesentlichen kann dabei die Goldschicht
16 weggelassen werden, und die Nickelmaske, die an die Stelle des Goldes getreten ist oder in einigen Fällen, die
Platin- oder Palladiumschicht kann selbst als die äußere Schicht des Metallisierungsmusters .verwendet werden.
Bezüglich F i g. 2A ist das Verfahren ähnlich dem bereits beschriebenen, mit der Abweichung, daß das Photolackmuster
20 direkt auf der Oberfläche der Platin- oder Palladiumschicht 15 erzeugt, wird. Im allgemeinen
haften die üblichen Photolacke an den in Rede stehenden Metallen zufriedenstellend, so daß die dünne
Nickelschicht 17 unnötig ist Das dickere Nickelmaskenmuster 21 wird dann, wie oben erwähnt auf
galvanischen Wege erzeugt
- Wie in Fig.2B gezeigt folgt auf das Entfernen des Photolackmusters wieder der Zerstäubungsvorgang, um
das präzise Metallisierungsmuster festzulegen.
Im allgemeinen hat bei beiden beschriebenen Ausführungsformen die dicke Nickelmaskenschicht eine
Dicke von 6000 bis 8000A. Die Photolackschicht sollte diese Dicke übersteigen, um ein Überschichten und
somit eine schlechte Mustergenauigkeit zu verhindern. In manchen Fällen werden, wie bekannt dickere
Photolackschichten durch mehrfachen Auftrag erzeugt das den zusätzlichen Vorteil einer verringerten Nadellochdichte und der verbesserten Genauigkeit hat
Die Vorteile des Verfahrens beruhen auf-dem hohen
Genauigkeitsgrad und den Maskierungseigenschaften einer galvanisch niedergeschlagenen Nickelschicht
Generell können anstelle des Metalls Titan der ersten Metallschicht folgende Metalle gesetzt werden: Zirkon,
Hafnium, Vanadium, Tantal, Niob und Chrom. Für die
zweite Metallschicht können außer Platin oder Palladium auch Nickel, Rhodium, Wolfram, Tantal, Molybdän
und Silber benützt werden. ■ ■
Claims (4)
1. Verfahren zum Erzeugen eines Metallisierungsmusters auf der Oberfläche eines Halbleiterkörpers
im Verlauf der Halbleiterbauelementfertigung, bei dem eine Metallschicht auf die Oberfläche des
Halbleiterkörpers niedergeschlagen, das gewünschte Metallisierungsmuster definiert und das das
gewünschte Metallisierungsmuster umgebende Metall durch kathodiche Zerstäubung abgeätzt wird,
dadurch gekennzeichnet, daß das gewünschte Metallisierungsmuster durch Aufbringen
einer das Muster umreißenden Photomaske (20) defniniert wird, und danach auf dem von der
Photolackmaske umrisseneu Gebiet auf der Metallschicht
eine Nickelschicht (19) galvanisch abgeschieden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Nickelschicht (21, 19)
kleiner als die Dicke der Photolackschicht (20, 18) gehalten wird.
3. Verfahren nach Anspruch 1, bei dem die Metallschicht eine an die Halbleiteroberfläche
angrenzende Titan-Schicht aufweist, dadurch gekennzeichnet, daß die kathodische Zerstäubung in
sauerstoffhaltiger Umgebung ausgeführt wird, und der Metallschichtentfernungsprozeß selbsttätig aufhört,
wenn die Titanschicht freigelegt ist
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der nach Beendigung des Ätzschrittes
auf der Metallschicht (15, 16) verbliebene Teil der Nickelschicht (19,21) entfernt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00209560A US3808108A (en) | 1971-12-20 | 1971-12-20 | Semiconductor device fabrication using nickel to mask cathodic etching |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2261337A1 DE2261337A1 (de) | 1973-07-26 |
DE2261337B2 true DE2261337B2 (de) | 1977-09-15 |
Family
ID=22779246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722261337 Withdrawn DE2261337B2 (de) | 1971-12-20 | 1972-12-15 | Verfahren zum erzeugen eines metallisierungsmusters auf der oberflaeche eines halbleiterkoerpers |
Country Status (10)
Country | Link |
---|---|
US (1) | US3808108A (de) |
JP (1) | JPS5117871B2 (de) |
BE (1) | BE792908A (de) |
CA (1) | CA956039A (de) |
CH (1) | CH544409A (de) |
DE (1) | DE2261337B2 (de) |
FR (1) | FR2164684B1 (de) |
IT (1) | IT976112B (de) |
NL (1) | NL155984B (de) |
SE (1) | SE381536B (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2328284A1 (fr) * | 1975-10-15 | 1977-05-13 | Labo Electronique Physique | Diode fonctionnant dans le domaine des ondes millimetriques et son procede de fabrication |
JPS52136590A (en) * | 1976-05-11 | 1977-11-15 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
US4206541A (en) * | 1978-06-26 | 1980-06-10 | Extel Corporation | Method of manufacturing thin film thermal print heads |
CA1109927A (en) * | 1978-06-26 | 1981-09-29 | Edmund T. Marciniec | Manufacture of thin film thermal print head |
US4232440A (en) * | 1979-02-27 | 1980-11-11 | Bell Telephone Laboratories, Incorporated | Contact structure for light emitting device |
US4375390A (en) * | 1982-03-15 | 1983-03-01 | Anderson Nathaniel C | Thin film techniques for fabricating narrow track ferrite heads |
US4514751A (en) * | 1982-12-23 | 1985-04-30 | International Business Machines Corporation | Compressively stresses titanium metallurgy for contacting passivated semiconductor devices |
EP2267784B1 (de) | 2001-07-24 | 2020-04-29 | Cree, Inc. | AlGaN/GaN HEMT MIT ISOLIERTEM GATE |
US7692263B2 (en) | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
US8212290B2 (en) | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
US8729156B2 (en) | 2009-07-17 | 2014-05-20 | Arkema France | Polyhydroxyalkanoate composition exhibiting improved impact resistance at low levels of impact modifier |
US20150305145A1 (en) * | 2012-11-29 | 2015-10-22 | Corning Incorporated | Joining methods for bulk metallic glasses |
TWI733069B (zh) * | 2017-12-31 | 2021-07-11 | 美商羅門哈斯電子材料有限公司 | 單體、聚合物及包含其的微影組合物 |
-
0
- BE BE792908D patent/BE792908A/xx unknown
-
1971
- 1971-12-20 US US00209560A patent/US3808108A/en not_active Expired - Lifetime
-
1972
- 1972-06-28 CA CA145,913A patent/CA956039A/en not_active Expired
- 1972-12-07 SE SE7215965A patent/SE381536B/xx unknown
- 1972-12-14 NL NL7217010.A patent/NL155984B/xx not_active IP Right Cessation
- 1972-12-15 DE DE19722261337 patent/DE2261337B2/de not_active Withdrawn
- 1972-12-19 IT IT70997/72A patent/IT976112B/it active
- 1972-12-19 JP JP47126830A patent/JPS5117871B2/ja not_active Expired
- 1972-12-19 FR FR7245231A patent/FR2164684B1/fr not_active Expired
- 1972-12-20 CH CH1855472A patent/CH544409A/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US3808108A (en) | 1974-04-30 |
CA956039A (en) | 1974-10-08 |
JPS5117871B2 (de) | 1976-06-05 |
DE2261337A1 (de) | 1973-07-26 |
NL7217010A (de) | 1973-06-22 |
NL155984B (nl) | 1978-02-15 |
FR2164684A1 (de) | 1973-08-03 |
JPS4886473A (de) | 1973-11-15 |
FR2164684B1 (de) | 1977-04-08 |
CH544409A (de) | 1973-11-15 |
SE381536B (sv) | 1975-12-08 |
IT976112B (it) | 1974-08-20 |
BE792908A (fr) | 1973-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2448535C2 (de) | Verfahren zum Niederschlagen dünner leitfähiger Filme auf einem anorganischen Substrat | |
DE2424338C2 (de) | Verfahren zum Aufbringen von Mustern dünner Filme auf einem Substrat | |
DE2945533C2 (de) | Verfahren zur Herstellung eines Verdrahtungssystems | |
DE2036139A1 (de) | Dunnfümmetallisierungsverfahren fur Mikroschaltungen | |
DE2052424C3 (de) | Verfahren zum Herstellen elektrischer Leitungsverbindungen | |
DE2261337B2 (de) | Verfahren zum erzeugen eines metallisierungsmusters auf der oberflaeche eines halbleiterkoerpers | |
DE1246072B (de) | Verfahren zur Herstellung einer Schaltung mit Widerstands- und Kondensatorelementen | |
DE2554691C2 (de) | Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung | |
DE2021264B2 (de) | Verfahren zur herstellung einer rc-duennfilmschaltung | |
EP0187882A1 (de) | Verfahren zur Herstellung von Kontakten mit niedrigem Übergangswiderstand | |
DE2313106A1 (de) | Verfahren zum herstellen eines elektrischen verbindungssystems | |
DE1764758A1 (de) | Verfahren zum Bilden von Anschlussleitungen an einen Koerper aus Halbleitermaterial | |
DE1258941B (de) | Verfahren zur Herstellung von mehrschichtigen Duennfilmschaltungsplatten | |
DE1639061B1 (de) | Verteilte rc schaltung in duennschichtausfuehrung | |
DE2539193B2 (de) | Verfahren zur herstellung eines planaren leiterbahnsystems fuer integrierte halbleiterschaltungen | |
DE2720109A1 (de) | Verfahren zum herstellen eines metallisierungsmusters mittels elektroplattierens | |
EP0973027B1 (de) | Verfahren zum Herstellen einer Elektrode | |
DE19942849A1 (de) | Verfahren zur kontinuierlichen Herstellung eines metallischen Bandes | |
DE2746225A1 (de) | Verfahren zur herstellung von lokalen anodischen oxidschichten | |
DE2243682C2 (de) | Verfahren zur Herstellung eines leitenden Elektrodenmusters | |
DE619465C (de) | Verfahren zur Herstellung von durchbrochenen Elektroden fuer elektrische Entladungsgefaesse | |
DE2455963A1 (de) | Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung) | |
DE2645081A1 (de) | Verfahren zum abloesen von schichten | |
DE1790025C (de) | Verfahren zur Herstellung galvanisch verstärkter metallischer Mikrostrukturen | |
DE1496953B2 (de) | Verfahren zur selektiven anodischen oxydation vorgegebener bereiche eines nicht aus aluminium bestehenden metallfilms, bei der herstellung elektrischer bauteile, insbesondere von mikroschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8230 | Patent withdrawn |