TW398027B - Process for producing a semiconductor arrangement - Google Patents

Process for producing a semiconductor arrangement Download PDF

Info

Publication number
TW398027B
TW398027B TW086113182A TW86113182A TW398027B TW 398027 B TW398027 B TW 398027B TW 086113182 A TW086113182 A TW 086113182A TW 86113182 A TW86113182 A TW 86113182A TW 398027 B TW398027 B TW 398027B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
item
substrate
dielectric
Prior art date
Application number
TW086113182A
Other languages
English (en)
Inventor
Frank Hintermaier
Gunther Schindler
Walter Hartner
Carlos Mazure-Espejo
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW398027B publication Critical patent/TW398027B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/024Deposition of sublayers, e.g. to promote adhesion of the coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

A7 B7 月 ^日修主/更正/補充 經濟部智慧財產局員工消費合作社印製 一層貴金飇,尤 申讅專利鞄豳第 種生産此棰半導 置中作為電極以 介電莺為鐵笔性 Ο 二氣化矽暦作成 也發生於其它具 擇待定之二氧化 氣化矽或TEOS二 的:薄鉑餍只能 現今_使用一些薄 例如,習憤上在 種欽、二氣化矽 一種此種形式之 層與二氣化矽基 所易予接受者, 箸增進層之一般 基質之間的接著 有額外的花費。 供一種半導體配 貴金颶,特別是 五、發明説明( 本發明两僳於一種具有 之半導體配置,其僳根據 所逑者;本發明亦渉及一 鉑層廣泛用於半導體配 近來也廣用於電容器,其 霣常數逹100或大於100者 然而,現經證明鉑對以 能力發生問題。同樣情形 相似性質之基質。 實驗已證明不可能從蘧 能力。因此不論採用熱二 基正矽酸盪)是沒有差別 此兩種二氣化矽上。 然而為克服這些困難, 特定黏著增進劑。所以, 之薄膜作為黏箸增進劑。 劑層是指因為此為在薄鉑 靠的黏箸能力無可避免而 出。 面對在鉑層之中使用黏 人等考廉如何在薄鉑層和 加而不必在接箸增進劑上 因此本發明目的在於提 産方法,在其中介於薄靥 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2.97公釐) 其是鉑族金屬 1項前言部份 釀配置之製法 及連接物。在 者或具有高介 之基質之黏箸 有舆二氣化矽 砂而改善黏着 氣化矽(四乙 拙劣地黏着於 的鉑靥所用之 二氧化矽基質 、氣化鋁或鉻 其它黏箸增進 質之間為了可 成為額外之支 趨勢。本發明 能力可以被增 置,以及其生 鉑族金屬,與 (請先聞讀背面之注意事項再填寫本頁) A7 B7 月 ^日修主/更正/補充 經濟部智慧財產局員工消費合作社印製 一層貴金飇,尤 申讅專利鞄豳第 種生産此棰半導 置中作為電極以 介電莺為鐵笔性 Ο 二氣化矽暦作成 也發生於其它具 擇待定之二氧化 氣化矽或TEOS二 的:薄鉑餍只能 現今_使用一些薄 例如,習憤上在 種欽、二氣化矽 一種此種形式之 層與二氣化矽基 所易予接受者, 箸增進層之一般 基質之間的接著 有額外的花費。 供一種半導體配 貴金颶,特別是 五、發明説明( 本發明两僳於一種具有 之半導體配置,其僳根據 所逑者;本發明亦渉及一 鉑層廣泛用於半導體配 近來也廣用於電容器,其 霣常數逹100或大於100者 然而,現經證明鉑對以 能力發生問題。同樣情形 相似性質之基質。 實驗已證明不可能從蘧 能力。因此不論採用熱二 基正矽酸盪)是沒有差別 此兩種二氣化矽上。 然而為克服這些困難, 特定黏著增進劑。所以, 之薄膜作為黏箸增進劑。 劑層是指因為此為在薄鉑 靠的黏箸能力無可避免而 出。 面對在鉑層之中使用黏 人等考廉如何在薄鉑層和 加而不必在接箸增進劑上 因此本發明目的在於提 産方法,在其中介於薄靥 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2.97公釐) 其是鉑族金屬 1項前言部份 釀配置之製法 及連接物。在 者或具有高介 之基質之黏箸 有舆二氣化矽 砂而改善黏着 氣化矽(四乙 拙劣地黏着於 的鉑靥所用之 二氧化矽基質 、氣化鋁或鉻 其它黏箸增進 質之間為了可 成為額外之支 趨勢。本發明 能力可以被增 置,以及其生 鉑族金屬,與 (請先聞讀背面之注意事項再填寫本頁) A7 ________B7__ 五、發明説明(> ) 基質之間的黏著能力,能夠以簡易之方式改進。 此項目的以根據本發明藉由具備申請專利範圍第1項 持激之半導體配置,及具有申諳專利範圍第3項待擻之 方法而逹成。 在本發明中,氤化矽因而被用作介於一貴金鼷層,特 別是鉑族金鼷,舆一基質間的黏箸增進劑。在此情形中 之基質本身可以含有氮化矽。此意指氮化矽在此狀況可 被用作基質而同時為其本身的黏著增進劑。Ru, Os, Rh, Ir, Pd或Pt被用作鉑族金屬。然而本發明常用之貴金屬 亦為金、銪和其各種合金。 經濟部中央標準局貝工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 在根據本發明之方法中,於濺鍍例如鉑之際以自1〇〇 至1000伏之基質偏壓,較佳為250伏,施加於以氮化矽 為基質所為之陰極和以某一距離分開配置之陽極之間 。在此狀況下所産生之鉑層對置於其下之氮化矽基質展 現待別突出之黏箸能力,甚至在氤化矽基質與鉑層之間 無任何黏著增進劑。以此方法可節省一黏著增進層,産 生半導體之配置之方法步驟,例如産生DRAM或FeRAM(鐵 電RAM)可以被相當地簡化。再者,採用氤化矽基質,如 所已知,其優點在於氤化矽C歴數十年為半導體技術之 制定件,所以,其生産,處理和性質相關事項已成一種 猙驗財富。 · 如果一種介電質被額外加至鉑層,則鉑層對其下之氮 化矽基質提供之黏著能力依然充份,即使在700至800C 之高溫程序亦然。換言之,以一偏壓之鉑層施於一氮化 -4 - 本紙涞適用中國國家標準(CNS ) A4規格(210X297公釐) ' A7 B7 五、發明説明(> 矽,甚至可以配用於具有鐵電介電質或有高導電常數之 介電質之電容器,甚至當這些電容器須在髙溫生産。在 此種狀況中,(Ba,S「)Ti03 或 SrBiz Ta2 09 或 SrBi2 (TaNb)7〇9或鈣鈦礦型的順一或鐵電層為例,可以用 作介電質。 在鉑曆的濺鍍之際,以300瓦之射頻功率為例,歴5分 鐘用於氬氣氛中為0.66巴斯瞄(5毫托爾)之壓力。此時 基質偏壓為250伏。於是鉛層可以黏著良好,具約40徹 毫米厚度而産生於層厚約550徹毫米之氮化矽基質上。 本發明將參照附圖作更詳細之說明, 圖式簡單説明如下: 第1圖示意表示根據本發明之製法而進行之反應器。 第2圖表示在DRAM或FeRAM中電容器之結構。 依条統之型式,反應器1,在一被用作支座之陰極2 上,含有一或多値矽晶圓3,其頂面設有氮化矽層4。陰 極2之反面,置一陽極5作為濺鍍之靶件,從中一種貴 金鼷,尤其為鉑,在陽極5和陰極2之間施加镉壓而予 濺散。陽極5也可以用一環8代替以施加電臛。 經濟部中央橾準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 氮化矽層4可用例如電漿CVD(CVD =化學蒸汽澱積)而 有約5 50撤高米之厚度。 在反應器1中,一鉑層然後分別以濺敏施加於氮化矽 靥上。在此情形中濺鍍是於氬氣氛中約0.66巴(5毫托 爾)之颳力以3 0 0瓦射頻功率進行。經過5分鐘期間,鉑 靥6此時逹40徹毫米。此值僅為例示,隨条統不同而改 -5 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 398027 A7 ___B7_ 五、發明説明(4 ) Ψ 〇 現今要點為以一在100和1000伏間之電壓,較佳為約 250伏,施加於陰極2和陽極5之間。實驗證明如此所 生鉑層易於通過一種黏帶試驗。在其中,例如以一黏帶 薄膜黏著至層6而後以突然之動作撕開。鉛層在此狀況 中重複承受此種撕開黏帶之試驗。 如果以一種介電質,例如(Ba,Sr)Ti〇3或$412 Ta2 09 ,或SrBi2 (Ta,Nb)2 〇9或鈣鈦礦型順-或鐵電層也加至 鉑餍6之中,則其基質碘之鉑層6對氮化矽層4之黏著 能力得以改善,尤其在500°至8001C之高溫範圍中,特 別是在700°與80010之間。所以根據本發明之方法亦為 優越而適合於生産其介電質為鐵電性或具有50至100或 更高等级之高導電偽數之電容器。此型介電質7是以點 線於圖中示意表示。 須予陳明者,圖中僅例示3、4、6和7等個別層次。 事實上,這些層次可以用不同方式結構形成。再者,介 電質7不在反應器1中施用。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 本發明於是得以用簡單方式生産鉛層,對其下之氮化 矽層具有高黏著能力而顯著。替代鉑者可用例如Ru,Os ,Rh, Ir或Pd。然而通常亦用貴金屬。 第2國表示在DRAM或FeRAM中之一種電容器9。電容器 9具有一上鈉層10, —介電質11,例如(Ba,Sr)Ti〇3 (BST) 或 SrBi2Ta209 (SBT),和一下鉑層 12。替代 BST 或 SBT 者。也可以用S r B i 2 ( T a,N b ) 2 0 9或鈣鈦礦型的順-或 本紙張尺度適用中國國家標準(CNS 格(210X297公釐) 398027 五、發明説明(Γ ) A7 B7 經濟部中央標準局貝工消費合作社印製 m 雷 餍 〇 下 鉑 層 12落 於 一氮 化 矽 層 13上 > 而 且 以 反應 1 施 於 其 上 C 氮 化 矽 層 13落 於 一 具 有 電 晶 體 結 構 15之 基 質 14上 9 並 含 有 位 元 和字 元 線 16 〇 參 考 符 號 表 1 . 反 應 器 2 . 陰 極 3 . * * • · 矽 晶 圓 4 . 氮 化 矽 層 5 . 陽 m 6 . 鉑 層 7 . 介 電 質 8 . 環 9 . 電 容 器 10 * · 上 鉑 層 11 • · * · 介 電 質 12 * · 下 鉑 層 13 * * • · 氮 化 矽 層 14 * * 矽 基 質 15 電 晶 體 結 構 16 .. 位 元 線 和 字 元 線 〇 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)

Claims (1)

  1. 39祖?、申請專利範固第86113182號"半導 A8 B8 C8 D8 方法”】雜正I 、 ί, , i
    經濟部中央標準局員工消費合作社印製 ι.~種半導體配置之製造i法,’義^置具有基質(3)和 貴金屬(6),特別是一種鉑族金饜,一氮化矽層設於基 質和貴金靥之間,或基霣本身以氮化矽層形成,其中 貴金屬層(6),尤其是鉛族金藺,是Μ濺鍍形成,其特 戡為:當濺鍍之際,由100伏至1 000伏之基質僑壓施 加於作為陰極(2)之基質與設置於某一距離之隔極(5) 之間。 2. 如申讅專利範圍第}項之方法,其中所施加之基霣鴒 壓約為250伏。 3. 如申請專利範圍第1或2項之方法,其中在濺鍍之際, 在氣大氣中,膣力為約0.5至1.0巴時施加約300瓦之 射頻功率。 4. 如申請專利範圍第1或2項之方法,其中介電質(7) 被施加於貴金屬層(6)。 5. 如申請專利範圍第3項之方法,其中介電質(7)被施 加於貴金靨層(6)。 6. 如申請專利範圍第4項之方法.其中(Ba,Sr)TiOv · SrBi2Ta2〇9 或SrBi2(Ta,Nb)2〇9 或鈣钛礦型順電層 或嫌電層被用作介霄質(7)。 7. 如申請專利範圍第5項之方法,其中(Ba,Sr)Ti〇3 , SrBi2Ta2〇9 或SrBi2(Ta,Nb)2〇9 或鈣鈦礦型順電層 或鐵電層被用作介電質(7)。 8. 如申請專利範圍第1項之方法,其中RU、〇s , Rh、Ir、 Pd或Pt等被用作鉑族金羼。 本紙張尺度適用中困國家揉準(CNS ) A4规格(210X297公釐) --·'---,.----..裝 11111—I 訂 (請先H讀背面之注^.項再f本頁) 39祖?、申請專利範固第86113182號"半導 A8 B8 C8 D8 方法”】雜正I 、 ί, , i
    經濟部中央標準局員工消費合作社印製 ι.~種半導體配置之製造i法,’義^置具有基質(3)和 貴金屬(6),特別是一種鉑族金饜,一氮化矽層設於基 質和貴金靥之間,或基霣本身以氮化矽層形成,其中 貴金屬層(6),尤其是鉛族金藺,是Μ濺鍍形成,其特 戡為:當濺鍍之際,由100伏至1 000伏之基質僑壓施 加於作為陰極(2)之基質與設置於某一距離之隔極(5) 之間。 2. 如申讅專利範圍第}項之方法,其中所施加之基霣鴒 壓約為250伏。 3. 如申請專利範圍第1或2項之方法,其中在濺鍍之際, 在氣大氣中,膣力為約0.5至1.0巴時施加約300瓦之 射頻功率。 4. 如申請專利範圍第1或2項之方法,其中介電質(7) 被施加於貴金屬層(6)。 5. 如申請專利範圍第3項之方法,其中介電質(7)被施 加於貴金靨層(6)。 6. 如申請專利範圍第4項之方法.其中(Ba,Sr)TiOv · SrBi2Ta2〇9 或SrBi2(Ta,Nb)2〇9 或鈣钛礦型順電層 或嫌電層被用作介霄質(7)。 7. 如申請專利範圍第5項之方法,其中(Ba,Sr)Ti〇3 , SrBi2Ta2〇9 或SrBi2(Ta,Nb)2〇9 或鈣鈦礦型順電層 或鐵電層被用作介電質(7)。 8. 如申請專利範圍第1項之方法,其中RU、〇s , Rh、Ir、 Pd或Pt等被用作鉑族金羼。 本紙張尺度適用中困國家揉準(CNS ) A4规格(210X297公釐) --·'---,.----..裝 11111—I 訂 (請先H讀背面之注^.項再f本頁)
TW086113182A 1996-09-30 1997-09-11 Process for producing a semiconductor arrangement TW398027B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19640240A DE19640240A1 (de) 1996-09-30 1996-09-30 Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben

Publications (1)

Publication Number Publication Date
TW398027B true TW398027B (en) 2000-07-11

Family

ID=7807400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086113182A TW398027B (en) 1996-09-30 1997-09-11 Process for producing a semiconductor arrangement

Country Status (7)

Country Link
EP (1) EP0931334A1 (zh)
JP (1) JP2001501374A (zh)
KR (1) KR20000029581A (zh)
CN (1) CN1226999A (zh)
DE (1) DE19640240A1 (zh)
TW (1) TW398027B (zh)
WO (1) WO1998014991A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0986095A3 (de) 1998-09-08 2005-08-17 Infineon Technologies AG Schichtanordnung mit einer Materialschicht und einer im Bereich der Korngrenzen der Materialschicht angeordneten Diffusionsbarrierenschicht, und Verfahren zur Herstellung derselben
DE19845033A1 (de) * 1998-09-30 2000-04-20 Siemens Ag Halbleiterbauelement
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
DE102009019524B4 (de) 2009-04-30 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper mit einem reflektierenden Schichtsystem

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129848A (en) * 1975-09-03 1978-12-12 Raytheon Company Platinum film resistor device
US4507851A (en) * 1982-04-30 1985-04-02 Texas Instruments Incorporated Process for forming an electrical interconnection system on a semiconductor
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
JP3407409B2 (ja) * 1994-07-27 2003-05-19 富士通株式会社 高誘電率薄膜の製造方法
US5573979A (en) * 1995-02-13 1996-11-12 Texas Instruments Incorporated Sloped storage node for a 3-D dram cell structure

Also Published As

Publication number Publication date
JP2001501374A (ja) 2001-01-30
CN1226999A (zh) 1999-08-25
WO1998014991A1 (de) 1998-04-09
DE19640240A1 (de) 1998-04-02
EP0931334A1 (de) 1999-07-28
KR20000029581A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
TW520560B (en) Use of ALN as a copper passivation layer and thermal conductor, and its method of formation
TW301020B (zh)
TW321781B (zh)
US5316982A (en) Semiconductor device and method for preparing the same
TW591709B (en) Easy to remove hard mask layer for semiconductor device fabrication
JP4719358B2 (ja) キャパシターの製造方法
TW432534B (en) Method to produce semiconductor elements
TW395028B (en) A metal fuse structure and a method of forming a terminal via in a fuse structure
TW591719B (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
JPS6060720A (ja) 半導体デバイス作成方法
TWI242812B (en) Method for forming a metal oxide film
TW497174B (en) Plasma-enhanced processing apparatus
TW398027B (en) Process for producing a semiconductor arrangement
JPH09199687A (ja) 半導体素子のキャパシタおよびその製造方法
TW396612B (en) Production method for a capacitor-electrode made from a platinum metal
TW384515B (en) Electronic device and its manufacturing method
US6887353B1 (en) Tailored barrier layer which provides improved copper interconnect electromigration resistance
TW384507B (en) Method of tructurization
TW434877B (en) Semiconductor memory device and method for manufacturing the same
JP2846310B1 (ja) 半導体装置及びその製造方法
TW437067B (en) A method for manufacturing a capacitor of a semiconductor device
TW442921B (en) Method for producing high-ε-dielectric or ferroelectric layer
TW501270B (en) Semiconductor device and its manufacturing method
TW396451B (en) Apparatus for improving etch uniformity and methods therefor
TW311257B (en) Manufacturing method of semiconductor capacitor and structure thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees