JPS62260340A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62260340A
JPS62260340A JP61103413A JP10341386A JPS62260340A JP S62260340 A JPS62260340 A JP S62260340A JP 61103413 A JP61103413 A JP 61103413A JP 10341386 A JP10341386 A JP 10341386A JP S62260340 A JPS62260340 A JP S62260340A
Authority
JP
Japan
Prior art keywords
wiring
layer
contact hole
electrode wiring
layer electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61103413A
Other languages
English (en)
Inventor
Akira Kurosawa
黒澤　景
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61103413A priority Critical patent/JPS62260340A/ja
Publication of JPS62260340A publication Critical patent/JPS62260340A/ja
Priority to US07/221,008 priority patent/US4874719A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に微細配線
を持つ集積回路に適用して有用な配線層間の接続を得る
方法に関する。
（従来の技術） 半導体集積回路では、電極配線として拡散層、多結晶シ
リコン膜、金属シリサイド膜、Ａ２膜等の各種材料が用
いられる。配線層間の接続を行うには一般に、第１層配
線を形成した後この上に層間絶縁膜を被覆し、この、否
間絶縁摸にコンタクト孔を開けて第２層配線を形成する
ことが行われる。
第６図は＜ａ）〜（Ｃ）は従来の集積回路での一般的な
配線形成工程を示す。（ａ）に示すように８１基板１１
に絶縁膜１２を介して多結晶シリコン膜により第１層配
線１３を形成する。次に（ｂ）に示すように、基板全面
に層間絶縁膜１４を堆積し、これにコンタクト孔１５を
開ける。そして（Ｃ）に示すように、例えばＡβ膜から
なる第２層配置１１１６を形成する。
この様な従来の方法では、微細な配線を形成する場合法
のような問題があった。第１に、反応性イオンエツチン
グ（ＲＩＥ）法等の異方性ドライエツチング法により微
細なコンタクト孔１５を垂直側壁をもって形成した場合
、第２層配線材料がコンタクト孔側型部に十分にＩｆ！
されず、第６図（Ｃ）に示したようにコンタクト孔１５
内部で第２層配線１６が薄くなったり、場合によっては
切れてしまう。このため第１府配線と第２層配線間の電
気的導通が十分でなくなったり、第２層配線の信頼性が
低下する。第２に、第２．＠配置１１６はコンタクト孔
１５の位ばて他の部分より太くしなければならない。何
故なら、第２層配線を加工する際にコンタクト孔が露出
すると、コンタクト孔を介して第１Ｗ配線がエツチング
されてしまうからである。従って例えば第７図に示すよ
うに、２本の第２層配線１６１．１６２を近接させて配
置する場合、コンタクト孔１５の部分での配線間隔ｄ１
に比べて他の部分での配線間隔ｄ２は大きくなる。最小
加工寸法が例えばｄ！とすると、配線１６１．１６２の
間隔ｄ２を最小加工寸法まで詰めることができないこと
になる。これらの問題は、今後ますます素子の微細化、
高密度化が進む集積回路を信頼性よく形成する上で大き
い障害となる。
（発明が解決しようとする問題点） 以上のように従来の集積回路での配線層間接続の方法で
は、コンタクト孔がより微細化された場合に良好なコン
タクトをとることが難しく、また配線間隔を十分に狭く
することが難しい、という問題があった。
本発明はこの様な問題を解決した半導体装置の製造方法
を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明は、第１＠ｆｆ１ｔ４配線が形成された基板上に
層間絶縁膜を堆積し、この層間絶縁膜にコンタクト孔を
形成することなく第２層電極配線を形成した後、第２１
電極配線と第１層電極配線の接続をとるべき位置に第２
層電極配線からその下の層間絶縁膜を貫通して第１層電
極配線に達するコンタクト孔を形成して、このコンタク
ト孔に金属化合物ガスを用いた選択気相成長法によって
、第１層電極配線上からコンタクト孔側壁を這上がるよ
うに導体膜を埋め込んで第１層電極配線と第２層電極配
線間の導通をとるようにしたことを特徴とする。
（作用） 本発明では、コンタクト孔に１出した配線層に所定の条
件に設定された選択気相成長法を適用すると、配５１層
表面からコンタクト孔側壁に沿って金属膜がはい上がる
ように成長する現象を利用している。この方法によれば
、従来の方法におけるように微細なコンタクト孔側型部
に被着される第２層電極配線が薄くなる、ということが
ない。
従って信頼性の高い配線が得られる。また本発明では、
第２層電極配線加工時にはコンタクト孔が形成されてい
ないので、第１層電極配線がエツチングされる虞れがな
い。従って第２層電極配線をコンタクト部で太くする必
要がなくなり、第２層電極配線の間隔を最小加工寸法ま
で小さくすることができる。この結果配線の高密度化が
可能になる。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
第１図＜８）〜（ｄ）は−実施例による配線形成工程を
示す。（ａ）に示すように、所望の拡散層等が形成され
たＳｉ基板１に絶縁膜２を介して多結晶シリコン膿によ
る第１層配線３を形成する。多結晶シリコン膜は例えば
リンをドープした４０００人の厚さであり、これを通常
の方法でパターニングして第１層配線３を形成する。こ
の後（ｔ））ニ示すように、１μｒｎ程度の５１０２Ｍ
ｍからなる層間絶縁膜４をＣＶＤにより堆積し、この上
に０．８μｍ程度のＡｆｆｉ膜からなる第２層配線５を
形成する。次に（Ｃ）に示すように、第１層配線３と第
２層配線３２全のコンタクトをとるべき位置に第２層配
線５から層間絶縁ＩＩ　４を貫通して第１層配線３に達
するコンタクト孔６を形成する。
このＩくｄ）に示すように、Ｗ　Ｆ　ｓガスとＡｒガス
を用いた選択気相成長法により、コンタクト孔６に露出
した多結晶シリコン膜からなる第１層配線３上にＷ膜７
を成長させる。このとき選択成長の条件は例えば、基板
温度５５０℃、反応炉内圧力０　、２　ｊｏｒｒ、　Ｗ
ｌ”　６分圧０．０１ｔｏｒｒとする。
この様な条件に設定すると、Ｗ躾７は図示のように第１
層配線３表面からコンタクト孔側壁部に這上がるように
成長し、これにより第１層配線３１３と第２層配線５の
電気的導通がとれることになる。
上記したＷｉ！７の選択気相成長は基板温度５５０℃で
行ったが、一般的には基板温度５００℃〜６００℃、反
応炉内圧力０．０１ｔｏｒｒ以上、例えば０．０１〜１
ｔｏｒｒ％ＷＦｓガス分圧０．０Ｏ１ｔｏｒｒ以上例え
ば０．００１〜０．５ｔｏｒｒから選ばれる。この様な
条件で、’ｉ’ｉｌ　Ｉｌｌ　７の這上がりが生じる。
またこのｗｉ成長は、第１層配線３の８１によるＷ　Ｆ
　ｓの還元反応によるものであり、その膜厚は２００人
程１までであって余り厚く形成することはできない。よ
り厚いＷＶＡが欲しい場合には、ガスを１．１）替えて
、Ｗ　Ｆ　ｓガスとＨ２ガスを用い、Ｈによる還元反応
を利用して既に形成されたＷ膜上に更にＷ膜を十分な厚
さに成長させればよい。
この実施例によれば、コンタクト孔がｙ！１ｍなもので
あっても第１層配線と第２層配線の電気的導通を確実に
とることができ、高密度集積回路での配線の信頼性向上
を図ることができる。またコンタクト孔は第２層配線を
加工した後に形成されるから、第２層配線の加工時に第
１層配線がエツチングされる心配がない。このため第２
層配線の幅をコンタクト孔の大きざと同じにすることが
でき、従って配Ｉ！Ｂ隔を最小加工寸法まで小さくする
ことができる。この様子を第２図に示す。５１゜５２が
隣接する第２１１配線であり、第２！ｉ！Ｉ配線５１を
第１層配線に接続するコンタクト孔６がこの第２層配置
５ｔの幅と同じ寸法をもって形成されている。これを第
７図と比較すれば明らかなように、配線５１．５２間の
距１１ｉｄは、最小加工寸法まで詰めることができる。
従ってこの実施例によれば、配線の高密度化が可能であ
る。
本光明は上記実施例に限られず、種々変形して実施する
ことができる。第３図〜第５図に他の実ｉ例による配線
コンタクト部の構造を示す。これらの図で第１図と対応
する部分には第１図と同一符号を付しである。
第３図は、第１層配線３１３１が多結晶シリコン膜であ
り、第１層配線３２も多結晶シリコン膜である場合であ
る。この場合も、第２名配線３２を加工した後にコンタ
クト孔６を開けて、先の実施例と同様の条件でＷＩＩ７
の選択気相成長を行って配線間接続をとることができる
。この場合、第２層配線３２が多結晶シリコン膜である
ために、図示のように第２層配線３２全面に’ｖＶ１１
７が成長することになる。これは先の実施例のように第
２層配線としてＷＩＩｌの選択成長がないＡＲｌｌを用
いた場合に比べて、配線層間接続にとって有利である。
即ちコンタクト孔６のｌｌ１１壁のうち第２層配線３２
の露出面にもＷ膜が成長するために、底面からのＷ膜の
這上がり量が小さい条件の場合にも、確実にコンタクト
をとることが可能になるからである。
第３図は、コンタクト孔６内に完全にＷ膜７を埋め込む
ようにした実施例である。これは例えばコンタクト孔６
を極めてｙ！１ｔｉＢなものとした場合に可能である。
またコンタクト孔６の寸法がそれ程小さくない場合でも
、先の実施例で説明したように反応ガスを当初はＷ　Ｆ
　ｓとＡｒとし、その後Ｗ　Ｆ　６と日２に切替えてＨ
による還元反応を利用することにより、この様な埋め込
みが可能になる。
この様にフンタクト孔６に完全にＷＩＩｌ６を埋め込む
ようにすれば、第２層配線層上が平坦になり、更に配線
を重ねる場合に配線の信頼性を向上させることができる
。
第５図は、基板１内の拡散層９と配線５のコンタクト部
に本発明を適用した実施例である。８はフィールド絶縁
膜を示す。この場合拡散層９は実際に配線として利用さ
れるものであっても、またはＭＯＳトランジスタのンー
ス、ドレイン領域等の単なる端子層であってもよい。常
識的な緊急では配ｍ層５が第１層配線であっても、拡散
層９を第１層電極配線とみなし、配線５を第２層電極配
線とみなせば、第１図の実施例と同様にして拡散層つと
配線層５間のコンタクトをとることができる。
配線材料についても種々選択することができる。
即ち本発明でのコンタクト孔への金属膜埋め込みは、金
属ハロゲン化物の８１による還元反応を利用した選択成
長とその際のコンタクト孔側壁での這上がり瑛↑を用い
るものであるから、第１＠電憔配線はＳｉを含むもので
あればよく、多結晶シリコン膜や拡散層の他、Ａｆｆｉ
−３ｉ膜、金属シリサイド膜等の場合にも本発明を適用
することができる。第１層電極配線の材料は問わない。
また、コンタクト孔に埋め込む金属もＷ　、＋１！に限
られない。例えば、Ｍｏ、Ｔａ、Ｔ　ｉなどの高融点金
属の化合物ガスを用いた選択気相成長を利用して、これ
らの高融点金属膜を埋め込むことができる。
［発明の効果］ 以上述べたように本発明によれば、微細なコンタクト孔
での配線層間接続を確実なものとすることができ、また
配線間隔を微少なものとすることができ、素子の微細化
、高集積化が進む集積回路に適用して大きい効果が得ら
れる。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の一実施例による配線形
成工程を示す図、第２図はこの実施例の効果を説明する
ための図、第３図〜第５図は池の実施例による配線層間
接続部を示す図、第６図（ａ）〜（Ｃ）は従来の一般的
な配線形成工程を説明するための図、第７図はその問題
点を説明するための図である。 １・・・Ｓｉ基板、２・・・絶縁膜、３・・・第１層配
線（多結晶シリコン膜）、４・・・層間絶縁膜、５・・
・第２層配線（へλ膜）、６・・・コンタクト孔、７・
・・〜■膜、８・・・フィールド絶縁膜、９・・・拡散
層（第１＠電憔配線）、３１・・・第１層配線（多結晶
シリコン慢）、３２・・・第２層配線（多結晶シリコン
Ｉｌｌり。 出願人代理人　弁理士　鈴江武彦 第　１　　図　Ｃ１ン

Claims (4)

    【特許請求の範囲】
  1. （１）半導体基板に第１層電極配線を形成する工程と、
    第１層電極配線が形成された基板上に層間絶縁膜を介し
    て第２層電極配線を形成する工程と、前記第２層電極配
    線と第１層電極配線の接続をとるべき位置に第２層電極
    配線からその下の層間絶縁膜を貫通して第１層電極配線
    に達するコンタクト孔を形成する工程と、金属化合物ガ
    スを用いた選択気相成長法により、前記コンタクト孔に
    露出する第１層電極配線上からコンタクト孔側壁に沿っ
    て這上がるように導体膜を埋め込んで前記第１層電極配
    線と第２層電極配線間の接続を行う工程とを備えたこと
    を特徴とする半導体装置の製造方法。
  2. （２）第１層電極配線は基板上に絶縁膜を介して形成さ
    れた多結晶シリコン配線である特許請求の範囲第１項記
    載の半導体装置の製造方法。
  3. （３）第１層電極配線は基板表面に形成された拡散層で
    ある特許請求の範囲第１項記載の半導体装置の製造方法
    。
  4. （４）前記導体膜の埋め込みは、高融点金属のハロゲン
    化物ガスを用いた選択気相成長法により行う特許請求の
    範囲第１項記載の半導体装置の製造方法。
JP61103413A 1986-05-06 1986-05-06 半導体装置の製造方法 Pending JPS62260340A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61103413A JPS62260340A (ja) 1986-05-06 1986-05-06 半導体装置の製造方法
US07/221,008 US4874719A (en) 1986-05-06 1988-07-18 Method for manufacturing an electrical connection between conductor levels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61103413A JPS62260340A (ja) 1986-05-06 1986-05-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62260340A true JPS62260340A (ja) 1987-11-12

Family

ID=14353360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61103413A Pending JPS62260340A (ja) 1986-05-06 1986-05-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4874719A (ja)
JP (1) JPS62260340A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284755A (ja) * 1988-09-21 1990-03-26 Nec Corp 半導体素子配線構造
JPH02246364A (ja) * 1989-03-20 1990-10-02 Toshiba Corp 半導体装置の製造方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198378A (en) * 1988-10-31 1993-03-30 Texas Instruments Incorporated Process of fabricating elevated source/drain transistor
JPH0623782B2 (ja) * 1988-11-15 1994-03-30 株式会社日立製作所 静電容量式加速度センサ及び半導体圧力センサ
US4966864A (en) * 1989-03-27 1990-10-30 Motorola, Inc. Contact structure and method
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
JPH03196662A (ja) * 1989-12-26 1991-08-28 Nec Corp 半導体集積回路の配線構造およびその製造方法
US5243220A (en) * 1990-03-23 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device having miniaturized contact electrode and wiring structure
US5151387A (en) * 1990-04-30 1992-09-29 Sgs-Thomson Microelectronics, Inc. Polycrystalline silicon contact structure
US5110760A (en) * 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
KR100228619B1 (ko) * 1991-03-05 1999-11-01 아치 케이. 말론 자기-정합 접점 형성 방법 및 구조
DE4122362A1 (de) * 1991-07-05 1993-01-14 Siemens Ag Anordnung und verfahren zum kontaktieren von leitenden schichten
JPH05206134A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置とその製造方法
US5475266A (en) * 1992-02-24 1995-12-12 Texas Instruments Incorporated Structure for microelectronic device incorporating low resistivity straps between conductive regions
US5213990A (en) * 1992-04-01 1993-05-25 Texas Instruments, Incorporated Method for forming a stacked semiconductor structure
KR940008883B1 (ko) * 1992-04-08 1994-09-28 삼성전자 주식회사 박막저항의 제조방법
KR950011555B1 (ko) * 1992-06-16 1995-10-06 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
US5545926A (en) 1993-10-12 1996-08-13 Kabushiki Kaisha Toshiba Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
JP2658899B2 (ja) * 1994-09-22 1997-09-30 日本電気株式会社 半導体装置の製造方法
KR0138307B1 (ko) * 1994-12-14 1998-06-01 김광호 반도체 장치의 측면콘택 형성방법
KR100213603B1 (ko) * 1994-12-28 1999-08-02 가나이 쯔또무 전자회로기판의 배선수정방법 및 그 장치와 전자회로기판
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
US6740573B2 (en) * 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
US5861673A (en) * 1995-11-16 1999-01-19 Taiwan Semiconductor Manufacturing Company Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations
US5730835A (en) * 1996-01-31 1998-03-24 Micron Technology, Inc. Facet etch for improved step coverage of integrated circuit contacts
JP3701405B2 (ja) * 1996-08-27 2005-09-28 株式会社ルネサステクノロジ スタティック型半導体記憶装置
US5808361A (en) * 1997-02-10 1998-09-15 Advanced Micro Devices, Inc. Intergrated circuit interconnect via structure having low resistance
US5929526A (en) * 1997-06-05 1999-07-27 Micron Technology, Inc. Removal of metal cusp for improved contact fill
US5920763A (en) * 1997-08-21 1999-07-06 Micron Technology, Inc. Method and apparatus for improving the structural integrity of stacked capacitors
US6010935A (en) * 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
US6048763A (en) * 1997-08-21 2000-04-11 Micron Technology, Inc. Integrated capacitor bottom electrode with etch stop layer
FR2784502B1 (fr) * 1998-10-09 2002-08-30 St Microelectronics Sa Structures d'interconnexion de circuits integres
US6423626B1 (en) 1998-11-02 2002-07-23 Micron Technology, Inc. Removal of metal cusp for improved contact fill
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9159571B2 (en) * 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US9653353B2 (en) 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US20120199887A1 (en) * 2011-02-03 2012-08-09 Lana Chan Methods of controlling tungsten film properties
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US20160233371A1 (en) * 2014-09-04 2016-08-11 AMI Research & Development, LLC Ir planar antenna-coupled metal-insulator-metal rectifier
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
WO2019036292A1 (en) 2017-08-14 2019-02-21 Lam Research Corporation METHOD FOR METAL CASTING FOR THREE-DIMENSIONAL NAND AND VERTICAL WORDS LINE
KR20200140391A (ko) 2018-05-03 2020-12-15 램 리써치 코포레이션 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519857A (en) * 1978-07-28 1980-02-12 Nec Corp Semiconductor
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
JPS59220952A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
US4441247A (en) * 1981-06-29 1984-04-10 Intel Corporation Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate
JPS60115245A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
US4581623A (en) * 1984-05-24 1986-04-08 Motorola, Inc. Interlayer contact for use in a static RAM cell
JPS615580A (ja) * 1984-06-19 1986-01-11 Toshiba Corp 半導体装置の製造方法
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers
US4696097A (en) * 1985-10-08 1987-09-29 Motorola, Inc. Poly-sidewall contact semiconductor device method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284755A (ja) * 1988-09-21 1990-03-26 Nec Corp 半導体素子配線構造
JPH02246364A (ja) * 1989-03-20 1990-10-02 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US4874719A (en) 1989-10-17

Similar Documents

Publication Publication Date Title
JPS62260340A (ja) 半導体装置の製造方法
JP2587857B2 (ja) 埋込み多重レベル間相互接続体装置
US5543360A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
US20020074664A1 (en) Semiconductor device and manufacturing method thereof
JPH0514417B2 (ja)
US5683938A (en) Method for filling contact holes with metal by two-step deposition
US4983543A (en) Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
JPH0228253B2 (ja)
JPH05234935A (ja) 半導体装置及びその製造方法
JP3308806B2 (ja) 半導体装置及びその製造方法
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
JP3079513B2 (ja) 半導体素子の金属配線形成方法
JPH065674B2 (ja) 半導体装置の製造方法
JPH043455A (ja) Ｓｏｉトランジスタ積層半導体装置とその製造方法
JPH1064844A (ja) 半導体素子のプラグ形成方法
JP2003218201A (ja) 半導体装置およびその製造方法
JPS62243324A (ja) 半導体集積回路の製造方法
KR100230032B1 (ko) 다층배선 구조체
JP3107005B2 (ja) 半導体集積回路装置
JPS62243325A (ja) 半導体集積回路の製造方法
JPH0234957A (ja) 半導体装置の製造方法
JP3254763B2 (ja) 多層配線形成方法
JPS63272052A (ja) 半導体装置の製造方法
KR100196228B1 (ko) 반도체 집적회로의 배선 형성방법
JPH04127425A (ja) 半導体集積回路の製造方法