JPH0653007A - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法Info
- Publication number
- JPH0653007A JPH0653007A JP20105292A JP20105292A JPH0653007A JP H0653007 A JPH0653007 A JP H0653007A JP 20105292 A JP20105292 A JP 20105292A JP 20105292 A JP20105292 A JP 20105292A JP H0653007 A JPH0653007 A JP H0653007A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- pair
- substrate
- internal electrodes
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 抵抗値のばらつきを少なくし、コストアップ
を避けると共に小型化を可能にするチップ型サーミスタ
及びその製造方法を提供する。 【構成】 サーミスタ素地２の両端面に一対の内部電極
３Ａ，３Ｂを対向配置する。また、各内部電極３Ａ，３
Ｂに接するようにセラミック素地２の両側に一対の絶縁
体４Ａ，４Ｂを配置する。更に、絶縁体４Ａ，４Ｂの表
面に各内部電極３Ａ，３Ｂと独立して導通する一対の外
部電極５Ａ，５Ｂを形成する。
を避けると共に小型化を可能にするチップ型サーミスタ
及びその製造方法を提供する。 【構成】 サーミスタ素地２の両端面に一対の内部電極
３Ａ，３Ｂを対向配置する。また、各内部電極３Ａ，３
Ｂに接するようにセラミック素地２の両側に一対の絶縁
体４Ａ，４Ｂを配置する。更に、絶縁体４Ａ，４Ｂの表
面に各内部電極３Ａ，３Ｂと独立して導通する一対の外
部電極５Ａ，５Ｂを形成する。
Description
【０００１】
【産業上の利用分野】本発明はサーミスタ素地の内部に
一対の内部電極が形成されたチップ型サーミスタ及びそ
の製造方法に関する。
一対の内部電極が形成されたチップ型サーミスタ及びそ
の製造方法に関する。
【０００２】
【従来の技術】例えばＮＴＣサーミスタとして図６に示
したような構造が知られている。このＮＴＣサーミスタ
２１は、サーミスタ素地２２の内部に形成された２つの
内部電極２３Ａ，２３Ｂと、これらの内部電極２３Ａ，
２３Ｂと導通するようにサーミスタ素地２２の表面に形
成された２つのキャップ状の外部電極２４Ａ，２４Ｂと
を有している。このような構造のＮＴＣサーミスタ２１
の抵抗値は、内部電極２３Ａ，２３Ｂの膜厚Ｔ，長さ寸
法Ｌ（紙面方向），対向距離Ｍ及びサーミスタ素地２２
等によって決定される。
したような構造が知られている。このＮＴＣサーミスタ
２１は、サーミスタ素地２２の内部に形成された２つの
内部電極２３Ａ，２３Ｂと、これらの内部電極２３Ａ，
２３Ｂと導通するようにサーミスタ素地２２の表面に形
成された２つのキャップ状の外部電極２４Ａ，２４Ｂと
を有している。このような構造のＮＴＣサーミスタ２１
の抵抗値は、内部電極２３Ａ，２３Ｂの膜厚Ｔ，長さ寸
法Ｌ（紙面方向），対向距離Ｍ及びサーミスタ素地２２
等によって決定される。
【０００３】また、他のＮＴＣサーミスタの従来例とし
て図７に示したような構造が知られている。このＮＴＣ
サーミスタ３１は、サーミスタ素地３２の内部に一部が
重なるように形成された２つの内部電極３３Ａ，３３Ｂ
と、これら内部電極３３Ａ，３３Ｂと導通するようにサ
ーミスタ素地３２の表面に形成された２つのキャップ状
の外部電極３４Ａ，３４Ｂとを有している。このような
構造のＮＴＣサーミスタ３１の抵抗値は、主として内部
電極３３Ａ，３３Ｂの重なり寸法Ｗ，２つの内部電極３
３Ａ，３３Ｂ間の距離Ｓ及び長さ寸法Ｌ（紙面方向）に
よって決定される。
て図７に示したような構造が知られている。このＮＴＣ
サーミスタ３１は、サーミスタ素地３２の内部に一部が
重なるように形成された２つの内部電極３３Ａ，３３Ｂ
と、これら内部電極３３Ａ，３３Ｂと導通するようにサ
ーミスタ素地３２の表面に形成された２つのキャップ状
の外部電極３４Ａ，３４Ｂとを有している。このような
構造のＮＴＣサーミスタ３１の抵抗値は、主として内部
電極３３Ａ，３３Ｂの重なり寸法Ｗ，２つの内部電極３
３Ａ，３３Ｂ間の距離Ｓ及び長さ寸法Ｌ（紙面方向）に
よって決定される。
【０００４】このようなＮＴＣサーミスタ２１，３１は
チップ部品として用いられ、各種電子機器のプリント基
板に面実装されて、個々の部品例えばＩＣ，トランジス
タ，水晶発振子などの温度補償用部品として適用されて
いる。
チップ部品として用いられ、各種電子機器のプリント基
板に面実装されて、個々の部品例えばＩＣ，トランジス
タ，水晶発振子などの温度補償用部品として適用されて
いる。
【０００５】
【発明が解決しようとする課題】ところで従来のＮＴＣ
サーミスタでは、所望の抵抗値を得るには前記したよう
な多くの要因を調整しなければならないので必然的に抵
抗値のばらつきが生じ易くなり、また内部電極の形成が
複雑となるため多くの工程を必要とするのでコストアッ
プが避けられず、さらに小型化が困難になるという問題
がある。
サーミスタでは、所望の抵抗値を得るには前記したよう
な多くの要因を調整しなければならないので必然的に抵
抗値のばらつきが生じ易くなり、また内部電極の形成が
複雑となるため多くの工程を必要とするのでコストアッ
プが避けられず、さらに小型化が困難になるという問題
がある。
【０００６】特に、チップ部品としてこのＮＴＣサーミ
スタを配線基板にはんだ付けした場合に外部電極がはん
だによって拡散移行する、いわゆる電極喰われが生じる
と抵抗値のばらつきがより多く生ずるようになる。
スタを配線基板にはんだ付けした場合に外部電極がはん
だによって拡散移行する、いわゆる電極喰われが生じる
と抵抗値のばらつきがより多く生ずるようになる。
【０００７】本発明は以上のような問題に対処してなさ
れたもので、抵抗値のばらつきを少なくし、コストアッ
プを避けると共に小型化を可能にしたチップ型サーミス
タ及びその製造方法を提供することを目的とするもので
ある。
れたもので、抵抗値のばらつきを少なくし、コストアッ
プを避けると共に小型化を可能にしたチップ型サーミス
タ及びその製造方法を提供することを目的とするもので
ある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明のチップ型サーミスタは、所定の距離を保って
サーミスタ素地の両端面に対向配置された一対の内部電
極と、各内部電極の外側面にそれぞれ形成された一対の
絶縁体と、各絶縁体を覆いかつ各内部電極に接するよう
に形成された一対のキャップ状の外部電極とからなるこ
とを特徴とするものである。
に本発明のチップ型サーミスタは、所定の距離を保って
サーミスタ素地の両端面に対向配置された一対の内部電
極と、各内部電極の外側面にそれぞれ形成された一対の
絶縁体と、各絶縁体を覆いかつ各内部電極に接するよう
に形成された一対のキャップ状の外部電極とからなるこ
とを特徴とするものである。
【０００９】また、本発明のチップ型サーミスタの製造
方法は、サーミスタ基板を用意する工程と、前記サーミ
スタ基板の表面及び裏面に一対の内部電極を形成する工
程と、各内部電極を形成したサーミスタ基板を一対の絶
縁基板によってサンドイッチ状に挟込む工程と、このサ
ンドイッチ状の基板を個々のチップに分割する工程と、
各チップ表面に前記各内部電極と独立して導通する一対
の外部電極を形成する工程とを含むことを特徴とするも
のである。
方法は、サーミスタ基板を用意する工程と、前記サーミ
スタ基板の表面及び裏面に一対の内部電極を形成する工
程と、各内部電極を形成したサーミスタ基板を一対の絶
縁基板によってサンドイッチ状に挟込む工程と、このサ
ンドイッチ状の基板を個々のチップに分割する工程と、
各チップ表面に前記各内部電極と独立して導通する一対
の外部電極を形成する工程とを含むことを特徴とするも
のである。
【００１０】
【作用】請求項１記載の本発明の構成によれば、サーミ
スタ素地の両端面に対向配置した一対の内部電極を備え
させることにより、抵抗値のばらつきの少ないチップ型
サーミスタを形成することができる。
スタ素地の両端面に対向配置した一対の内部電極を備え
させることにより、抵抗値のばらつきの少ないチップ型
サーミスタを形成することができる。
【００１１】請求項２記載の本発明の構成によれば、サ
ーミスタ基板の表面及び裏面に一対の内部電極を形成
し、このサーミスタ基板を一対の絶縁基板によってサン
ドイッチ状に挟込んだ後、個々のチップに分割して一対
の外部電極を形成することにより、コストアップを避け
ると共に小型化を可能にしたチップ型サーミスタを製造
することができる。
ーミスタ基板の表面及び裏面に一対の内部電極を形成
し、このサーミスタ基板を一対の絶縁基板によってサン
ドイッチ状に挟込んだ後、個々のチップに分割して一対
の外部電極を形成することにより、コストアップを避け
ると共に小型化を可能にしたチップ型サーミスタを製造
することができる。
【００１２】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１３】図１は本発明のチップ型サーミスタの実施
例を示すもので、図２は図１のＡ−Ａ線断面図を示して
いる。本実施例のチップ型サーミスタ１は、例えばＮＴ
Ｃサーミスタの場合を例にとると、ＮＴＣサーミスタ素
地２と、このＮＴＣサーミスタ素地２の両端面に対向配
置したＡｇ，Ａｇ−Ｐｄ，Ａｕ，Ｐｔ，Ｐｄなどの導電
性材料からなる一対の内部電極３Ａ，３Ｂと、各内部電
極３Ａ，３Ｂの外側面にそれぞれ配置されたセラミック
のような一対の絶縁体４Ａ，４Ｂと、一対の内部電極３
Ａ，３Ｂと独立して導通するように前記絶縁体４Ａ，４
Ｂ表面に形成された一対のキャップ状の外部電極５Ａ，
５Ｂとを備えている。
例を示すもので、図２は図１のＡ−Ａ線断面図を示して
いる。本実施例のチップ型サーミスタ１は、例えばＮＴ
Ｃサーミスタの場合を例にとると、ＮＴＣサーミスタ素
地２と、このＮＴＣサーミスタ素地２の両端面に対向配
置したＡｇ，Ａｇ−Ｐｄ，Ａｕ，Ｐｔ，Ｐｄなどの導電
性材料からなる一対の内部電極３Ａ，３Ｂと、各内部電
極３Ａ，３Ｂの外側面にそれぞれ配置されたセラミック
のような一対の絶縁体４Ａ，４Ｂと、一対の内部電極３
Ａ，３Ｂと独立して導通するように前記絶縁体４Ａ，４
Ｂ表面に形成された一対のキャップ状の外部電極５Ａ，
５Ｂとを備えている。
【００１４】このような構造のＮＴＣサーミスタ２にお
いて、このサーミスタ２の抵抗値はほぼ一対の内部電極
３Ａ，３Ｂ間の距離Ｓによって決定することができる。
従ってこの電極間距離Ｓを調整することにより所望の抵
抗値を有するＮＴＣサーミスタを容易に製造することが
できる。図３は一例として電極間距離Ｓを、それぞれＳ
１，Ｓ２，Ｓ３（Ｓ１＞Ｓ２＞Ｓ３）に設定した３種類
のＮＴＣサーミスタの抵抗−温度特性を示すもので、そ
れぞれＡ，Ｂ，Ｃのように異なった特性を得ることがで
きる。
いて、このサーミスタ２の抵抗値はほぼ一対の内部電極
３Ａ，３Ｂ間の距離Ｓによって決定することができる。
従ってこの電極間距離Ｓを調整することにより所望の抵
抗値を有するＮＴＣサーミスタを容易に製造することが
できる。図３は一例として電極間距離Ｓを、それぞれＳ
１，Ｓ２，Ｓ３（Ｓ１＞Ｓ２＞Ｓ３）に設定した３種類
のＮＴＣサーミスタの抵抗−温度特性を示すもので、そ
れぞれＡ，Ｂ，Ｃのように異なった特性を得ることがで
きる。
【００１５】次に図４及び図５を参照して本発明のチッ
プ型サーミスタの製造方法を説明する。
プ型サーミスタの製造方法を説明する。
【００１６】先ず、Ａ工程のように、ＮＴＣサーミスタ
基板７を用意する。この基板７は焼成体あるいは未焼成
体（グリーンシート）のいずれでもよい。
基板７を用意する。この基板７は焼成体あるいは未焼成
体（グリーンシート）のいずれでもよい。
【００１７】次に、Ｂ工程のように、このサーミスタ基
板７の表面及び裏面に一対の内部電極を形成するため、
前記したようなＡｇ，Ａｇ−Ｐｄ，Ａｕ，Ｐｔ，Ｐｄな
どの導電性材料を含んだ導電性ペースト８Ａ，８Ｂを塗
布する。
板７の表面及び裏面に一対の内部電極を形成するため、
前記したようなＡｇ，Ａｇ−Ｐｄ，Ａｕ，Ｐｔ，Ｐｄな
どの導電性材料を含んだ導電性ペースト８Ａ，８Ｂを塗
布する。
【００１８】続いて、Ｃ工程のように、サーミスタ基板
７の表面側及び裏面側に絶縁体としてのセラミック基板
９Ａ，９Ｂを配置した後、図５に示したＤ工程のように
サーミスタ基板７を各セラミック基板９Ａ，９Ｂによっ
てサンドイッチ状に挟込む。続いて焼成処理を施して各
導電性ペースト８Ａ，８Ｂを焼付けることにより、一対
の内部電極３Ａ，３Ｂを形成する。ここでＡ工程のセラ
ミック基板７として未焼成体を用いた場合には、同時に
これを焼付けることによりセラミック素地２を形成す
る。
７の表面側及び裏面側に絶縁体としてのセラミック基板
９Ａ，９Ｂを配置した後、図５に示したＤ工程のように
サーミスタ基板７を各セラミック基板９Ａ，９Ｂによっ
てサンドイッチ状に挟込む。続いて焼成処理を施して各
導電性ペースト８Ａ，８Ｂを焼付けることにより、一対
の内部電極３Ａ，３Ｂを形成する。ここでＡ工程のセラ
ミック基板７として未焼成体を用いた場合には、同時に
これを焼付けることによりセラミック素地２を形成す
る。
【００１９】次に、Ｅ工程のように、両側にセラミック
基板９Ａ，９Ｂを配置したセラミック素地２を、ダイシ
ングソーなどで各チップごとに分割する。これによっ
て、一対の内部電極３Ａ，３Ｂ及び一対のセラミック基
板９Ａ（４Ａに対応），９Ｂ（４Ｂに対応）が露出され
た、Ｆ工程のようなチップ１０が得られる。
基板９Ａ，９Ｂを配置したセラミック素地２を、ダイシ
ングソーなどで各チップごとに分割する。これによっ
て、一対の内部電極３Ａ，３Ｂ及び一対のセラミック基
板９Ａ（４Ａに対応），９Ｂ（４Ｂに対応）が露出され
た、Ｆ工程のようなチップ１０が得られる。
【００２０】続いて、Ｇ工程のように、各チップ１０に
対してディップ法などによって一対の内部電極３Ａ，３
Ｂと独立して導通するように一対のセラミック基板９
Ａ，９Ｂの表面にＡｇ−Ｐｄなどのような一対のキャッ
プ状の外部電極５Ａ，５Ｂを形成する。これによって図
１及び図２の構造のＮＴＣサーミスタ１を得ることがで
きる。
対してディップ法などによって一対の内部電極３Ａ，３
Ｂと独立して導通するように一対のセラミック基板９
Ａ，９Ｂの表面にＡｇ−Ｐｄなどのような一対のキャッ
プ状の外部電極５Ａ，５Ｂを形成する。これによって図
１及び図２の構造のＮＴＣサーミスタ１を得ることがで
きる。
【００２１】このような本実施例によって得られたＮＴ
Ｃサーミスタ１によれば、サーミスタ素地２の両端面に
一対の内部電極３Ａ，３Ｂを対向配置することにより、
このサーミスタ１の抵抗値は各内部電極間の距離Ｓによ
って決定できるので、抵抗値のばらつきの少ないサーミ
スタを得ることができる。特にチップ部品としてサーミ
スタを配線基板にはんだ付けした場合、電極喰われが生
じても抵抗値のばらつきをより少なく抑えることができ
る。
Ｃサーミスタ１によれば、サーミスタ素地２の両端面に
一対の内部電極３Ａ，３Ｂを対向配置することにより、
このサーミスタ１の抵抗値は各内部電極間の距離Ｓによ
って決定できるので、抵抗値のばらつきの少ないサーミ
スタを得ることができる。特にチップ部品としてサーミ
スタを配線基板にはんだ付けした場合、電極喰われが生
じても抵抗値のばらつきをより少なく抑えることができ
る。
【００２２】また、本発明のチップ型サーミスタの製造
方法によれば、サーミスタ基板７の表面及び裏面に一対
の内部電極３Ａ，３Ｂを形成し、このサーミスタ基板７
を一対のセラミック基板９Ａ，９Ｂによってサンドイッ
チ状に挟込んだ後個々のチップに分割して、各内部電極
３Ａ，３Ｂと独立して導通する一対のキャップ状の外部
電極５Ａ，５Ｂを形成することにより、少ない製造工程
でチップ型サーミスタを製造できるのでコストアップを
避けることができ、更に製造工程が簡単になるので小型
化を可能にすることができる。
方法によれば、サーミスタ基板７の表面及び裏面に一対
の内部電極３Ａ，３Ｂを形成し、このサーミスタ基板７
を一対のセラミック基板９Ａ，９Ｂによってサンドイッ
チ状に挟込んだ後個々のチップに分割して、各内部電極
３Ａ，３Ｂと独立して導通する一対のキャップ状の外部
電極５Ａ，５Ｂを形成することにより、少ない製造工程
でチップ型サーミスタを製造できるのでコストアップを
避けることができ、更に製造工程が簡単になるので小型
化を可能にすることができる。
【００２３】なお、本実施例ではＮＴＣサーミスタに例
をあげて説明したが、これに限らずチップ型サーミスタ
であれば全搬に適用することができる。
をあげて説明したが、これに限らずチップ型サーミスタ
であれば全搬に適用することができる。
【００２４】
【発明の効果】以上述べたように本発明によれば、サー
ミスタ素地の両端面に一対の内部電極を対向配置し、サ
ーミスタ素地の両側に一対の絶縁体を配置してこの絶縁
体表面に各内部電極を独立して導通する一対のキャップ
状の外部電極を形成するようにしたので、抵抗値のばら
つきを少なくし、コストアップを避けると共に小型化を
可能にすることができる。
ミスタ素地の両端面に一対の内部電極を対向配置し、サ
ーミスタ素地の両側に一対の絶縁体を配置してこの絶縁
体表面に各内部電極を独立して導通する一対のキャップ
状の外部電極を形成するようにしたので、抵抗値のばら
つきを少なくし、コストアップを避けると共に小型化を
可能にすることができる。
【図１】本発明のチップ型サーミスタの実施例を示す斜
視図である。
視図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】本実施例によって得られるサーミスタの抵抗−
温度特性の一例である。
温度特性の一例である。
【図４】本発明のチップ型サーミスタの製造方法を示す
工程図である。
工程図である。
【図５】本発明のチップ型サーミスタの製造方法を示す
工程図である。
工程図である。
【図６】従来例を示す断面図である。
【図７】他の従来例を示す断面図である。
２ サーミスタ素地 ３Ａ，３Ｂ 内部電極 ４Ａ，４Ｂ 絶縁体 ５Ａ，５Ｂ 外部電極 ７ サーミスタ基板 ８Ａ，８Ｂ 導電性ペースト ９Ａ，９Ｂ セラミック基板 １０ チップ
Claims (2)
- 【請求項１】 所定の距離を保ってサーミスタ素地の両
端面に対向配置された一対の内部電極と、各内部電極の
外側面にそれぞれ形成された一対の絶縁体と、各絶縁体
を覆いかつ各内部電極に接するように形成された一対の
キャップ状の外部電極とからなることを特徴とするチッ
プ型サーミスタ。 - 【請求項２】 サーミスタ基板を用意する工程と、前記
サーミスタ基板の表面及び裏面に一対の内部電極を形成
する工程と、各内部電極を形成したサーミスタ基板を一
対の絶縁基板によってサンドイッチ状に挟込む工程と、
このサンドイッチ状の基板を個々のチップに分割する工
程と、各チップ表面に前記各内部電極と独立して導通す
る一対の外部電極を形成する工程とを含むことを特徴と
するチップ型サーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20105292A JPH0653007A (ja) | 1992-07-28 | 1992-07-28 | チップ型サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20105292A JPH0653007A (ja) | 1992-07-28 | 1992-07-28 | チップ型サーミスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653007A true JPH0653007A (ja) | 1994-02-25 |
Family
ID=16434602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20105292A Withdrawn JPH0653007A (ja) | 1992-07-28 | 1992-07-28 | チップ型サーミスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653007A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013258414A (ja) * | 2007-04-17 | 2013-12-26 | Korea Inst Of Machinery & Materials | 熱電モジュール |
-
1992
- 1992-07-28 JP JP20105292A patent/JPH0653007A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013258414A (ja) * | 2007-04-17 | 2013-12-26 | Korea Inst Of Machinery & Materials | 熱電モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347423A (en) | Trimmable composite multilayer capacitor and method | |
| JP2839092B2 (ja) | 圧電複合部品及びその製造方法 | |
| JP2847102B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JPH0653007A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH06314602A (ja) | セラミック電子部品 | |
| JPH06251993A (ja) | チップ型電子部品集合体 | |
| JP2755212B2 (ja) | 負特性サーミスタの製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JP2000077162A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JP3269404B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH1167508A (ja) | 複合素子及びその製造方法 | |
| JPH08255704A (ja) | チップサーミスタ及びその製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPH11283804A (ja) | 抵抗器 | |
| JPH087615Y2 (ja) | チップ型電子部品 | |
| JPH0653012A (ja) | 複合型チップサーミスタ及びその製造方法 | |
| JP2867711B2 (ja) | 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法 | |
| JPH09120902A (ja) | チップ電子部品とその製造方法 | |
| JPH11204313A (ja) | 電子部品とその製造方法 | |
| JP2000068103A (ja) | チップ型電子部品 | |
| JPH10106808A (ja) | チップ形ｎｔｃサーミスタ | |
| JP2001284101A (ja) | 積層型チップサーミスタ及びその製造方法 | |
| JPH11191517A (ja) | チップ型複合機能部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |