JPH10106808A - チップ形ｎｔｃサーミスタ - Google Patents
チップ形ｎｔｃサーミスタInfo
- Publication number
- JPH10106808A JPH10106808A JP25577296A JP25577296A JPH10106808A JP H10106808 A JPH10106808 A JP H10106808A JP 25577296 A JP25577296 A JP 25577296A JP 25577296 A JP25577296 A JP 25577296A JP H10106808 A JPH10106808 A JP H10106808A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- electrodes
- resistance
- electrode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Details Of Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】サーミスタの小型化に伴う電極間の間隔の狭隘
化に応え、抵抗公差が小さく、Ｂ定数が大きく低抵抗の
チップ形ＮＴＣサーミスタを、低コストで提供する。 【解決手段】直方体状をなすサーミスタ素体１の両端部
にディップ方式により形成された端子電極４を有する。
サーミスタ素体１の矩形状をなす両主面に、スクリーン
印刷法により、前記各端子電極４に接続され、かつ端子
電極４よりも相手側電極方向に突出して形成された抵抗
調整用電極５を有する。抵抗調整用電極５、５の間隔ｇ
によってサーミスタとしての抵抗値が設定される。
化に応え、抵抗公差が小さく、Ｂ定数が大きく低抵抗の
チップ形ＮＴＣサーミスタを、低コストで提供する。 【解決手段】直方体状をなすサーミスタ素体１の両端部
にディップ方式により形成された端子電極４を有する。
サーミスタ素体１の矩形状をなす両主面に、スクリーン
印刷法により、前記各端子電極４に接続され、かつ端子
電極４よりも相手側電極方向に突出して形成された抵抗
調整用電極５を有する。抵抗調整用電極５、５の間隔ｇ
によってサーミスタとしての抵抗値が設定される。
Description
【０００１】
【発明の属する技術分野】本発明は、抵抗公差が小さ
く、かつ抵抗温度変化率（以下Ｂ定数と称す）が大きい
低抵抗のチップ形ＮＴＣサーミスタに関する。
く、かつ抵抗温度変化率（以下Ｂ定数と称す）が大きい
低抵抗のチップ形ＮＴＣサーミスタに関する。
【０００２】
【従来の技術】近年、電子部品の小型化に伴い、チップ
形ＮＴＣサーミスタにおいてもチップの小型化の要求が
高くなっている。チップ形ＮＴＣサーミスタには、単板
タイプのものと積層タイプがあるが、いずれにしても、
チップ形ＮＴＣサーミスタには、プリント回路基板パタ
ーン等に半田付けにより電気的に接続するとともに機械
的に固定するために、端子電極がチップ（サーミスタ素
体）の両端部に形成される。
形ＮＴＣサーミスタにおいてもチップの小型化の要求が
高くなっている。チップ形ＮＴＣサーミスタには、単板
タイプのものと積層タイプがあるが、いずれにしても、
チップ形ＮＴＣサーミスタには、プリント回路基板パタ
ーン等に半田付けにより電気的に接続するとともに機械
的に固定するために、端子電極がチップ（サーミスタ素
体）の両端部に形成される。
【０００３】この端子電極の形成は、従来、図４の工程
図に示すように、ディップ方式により形成されていた。
すなわち、図４（Ａ）に示すように、サーミスタ焼成済
基板１Ａを縦横の切断線ａ、ｂに沿って切断することに
より、図４（Ｂ）に示すような単品のチップ、すなわち
サーミスタ素体１を得、図４（Ｃ）に示すように、該素
体１の一端を端子電極ペースト２にディップして該ペー
ストを塗布し、続いて図４（Ｄ）のように他端部も端子
電極ペースト２にディップして該ペーストを塗布し、焼
成することにより、図４（Ｅ）に示すように、素体１の
両端に端子電極３が形成されたサーミスタを得る。この
ようなチップ形ＮＴＣサーミスタにおいては、端子電極
３、３間の間隔ｇによってサーミスタとしての抵抗値が
決定される。
図に示すように、ディップ方式により形成されていた。
すなわち、図４（Ａ）に示すように、サーミスタ焼成済
基板１Ａを縦横の切断線ａ、ｂに沿って切断することに
より、図４（Ｂ）に示すような単品のチップ、すなわち
サーミスタ素体１を得、図４（Ｃ）に示すように、該素
体１の一端を端子電極ペースト２にディップして該ペー
ストを塗布し、続いて図４（Ｄ）のように他端部も端子
電極ペースト２にディップして該ペーストを塗布し、焼
成することにより、図４（Ｅ）に示すように、素体１の
両端に端子電極３が形成されたサーミスタを得る。この
ようなチップ形ＮＴＣサーミスタにおいては、端子電極
３、３間の間隔ｇによってサーミスタとしての抵抗値が
決定される。
【０００４】
【発明が解決しようとする課題】しかし、このようなサ
ーミスタの小型化に伴い、端子電極３、３間が狭くな
り、従来のように、ディップ方式によって端子電極３、
３の間隔を設定する場合は、特開平４−１７７７０５号
公報に記載のように、端子電極３、３の間隔ｇを極端に
狭くしようとすると、両端子電極３、３間が短絡を起こ
して歩留りを悪くし、製品コストを高くするという問題
点がある。また、ディップ方式によって端子電極３を形
成する場合、サーミスタの抵抗値がばらつくため、両端
子電極３、３間の間隔ｇを高精度で形成することができ
なくなり、特開平４−１７７７０６号公報にも記載され
ているように、抵抗値を所定の公差内におさえるために
端子電極３をトリミングする等の工程が必要となり、こ
れにより製品コストがさらに高くなるという問題点があ
る。
ーミスタの小型化に伴い、端子電極３、３間が狭くな
り、従来のように、ディップ方式によって端子電極３、
３の間隔を設定する場合は、特開平４−１７７７０５号
公報に記載のように、端子電極３、３の間隔ｇを極端に
狭くしようとすると、両端子電極３、３間が短絡を起こ
して歩留りを悪くし、製品コストを高くするという問題
点がある。また、ディップ方式によって端子電極３を形
成する場合、サーミスタの抵抗値がばらつくため、両端
子電極３、３間の間隔ｇを高精度で形成することができ
なくなり、特開平４−１７７７０６号公報にも記載され
ているように、抵抗値を所定の公差内におさえるために
端子電極３をトリミングする等の工程が必要となり、こ
れにより製品コストがさらに高くなるという問題点があ
る。
【０００５】本発明は、上記問題点に鑑み、サーミスタ
の小型化に伴う電極間の間隔の狭隘化に応え、抵抗公差
が小さく、Ｂ定数が大きく低抵抗のチップ形ＮＴＣサー
ミスタを、低コストで提供することを目的とする。
の小型化に伴う電極間の間隔の狭隘化に応え、抵抗公差
が小さく、Ｂ定数が大きく低抵抗のチップ形ＮＴＣサー
ミスタを、低コストで提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するた
め、本発明のチップ形ＮＴＣサーミスタは、直方体状を
なすサーミスタ素体の両端部にディップ方式により形成
された端子電極を有し、前記サーミスタの矩形状をなす
両主面に、スクリーン印刷法により、前記各端子電極に
接続され、かつ端子電極よりも相手側電極方向に突出し
て形成された抵抗調整用電極を有することを特徴とする
（請求項１）。
め、本発明のチップ形ＮＴＣサーミスタは、直方体状を
なすサーミスタ素体の両端部にディップ方式により形成
された端子電極を有し、前記サーミスタの矩形状をなす
両主面に、スクリーン印刷法により、前記各端子電極に
接続され、かつ端子電極よりも相手側電極方向に突出し
て形成された抵抗調整用電極を有することを特徴とする
（請求項１）。
【０００７】また、本発明において、主面において互い
に対向する抵抗調整用電極間の間隔ｇを、好ましくは、
０．１ｍｍ≦ｇ≦Ｌ−０．２ｍｍ（ただしＬは抵抗調整
用電極の対向方向のサーミスタの寸法）の範囲に設定す
る（請求項２）。
に対向する抵抗調整用電極間の間隔ｇを、好ましくは、
０．１ｍｍ≦ｇ≦Ｌ−０．２ｍｍ（ただしＬは抵抗調整
用電極の対向方向のサーミスタの寸法）の範囲に設定す
る（請求項２）。
【０００８】
【作用】請求項１においては、スクリーン印刷法におい
て予め設定される抵抗調整用電極の間隔によりサーミス
タの抵抗値が決定されるが、スクリーン印刷法による場
合には、ディップ方式に比較し、電極間隔、すなわちサ
ーミスタの抵抗値を高精度に設定できる。また、電極間
隔、抵抗値の精度の向上により、両電極間の間隔を小さ
く設定することができ、Ｂ定数が大きく、低抵抗のチッ
プ形ＮＴＣサーミスタが得られ、小型化も容易となる。
て予め設定される抵抗調整用電極の間隔によりサーミス
タの抵抗値が決定されるが、スクリーン印刷法による場
合には、ディップ方式に比較し、電極間隔、すなわちサ
ーミスタの抵抗値を高精度に設定できる。また、電極間
隔、抵抗値の精度の向上により、両電極間の間隔を小さ
く設定することができ、Ｂ定数が大きく、低抵抗のチッ
プ形ＮＴＣサーミスタが得られ、小型化も容易となる。
【０００９】請求項２においては、抵抗調整用電極の間
隔を０．１ｍｍ以上に設定したことにより、短絡不良の
発生を防止できる。また、端子電極を素体の端面のみに
形成するように設定した場合であっても、端子電極のデ
ィップによる形成を行った場合、ディップによる電極形
成精度上、端面より主面上０．１ｍｍ程度の内部まで端
子電極が形成される可能性があり、両端で合計０．１ｍ
ｍ×２＝０．２ｍｍ程度は主面が端子電極によって覆わ
れる可能性があるため、抵抗調整用電極間の最大間隔は
Ｌ−０．２ｍｍとする。
隔を０．１ｍｍ以上に設定したことにより、短絡不良の
発生を防止できる。また、端子電極を素体の端面のみに
形成するように設定した場合であっても、端子電極のデ
ィップによる形成を行った場合、ディップによる電極形
成精度上、端面より主面上０．１ｍｍ程度の内部まで端
子電極が形成される可能性があり、両端で合計０．１ｍ
ｍ×２＝０．２ｍｍ程度は主面が端子電極によって覆わ
れる可能性があるため、抵抗調整用電極間の最大間隔は
Ｌ−０．２ｍｍとする。
【００１０】
（実施例１）図１は本発明によるチップ形ＮＴＣサーミ
スタの一実施例を示す斜視図である。１は例えばＭｎ−
Ｃｏ−Ｃｕ系金属元素を主成分とした直方体状をなすＮ
ＴＣサーミスタ素体、４は該素体１の両端部にディップ
方式により形成した端子電極、５は各端子電極４に一端
が接続されるように、矩形状をなす両主面にスクリーン
印刷法により形成した抵抗調整用電極であり、対向する
抵抗調整用電極５、５間の間隔ｇによりサーミスタの抵
抗値が調整される。これらの電極４、５は例えば銀ある
いは銀−パラジウムからなる。
スタの一実施例を示す斜視図である。１は例えばＭｎ−
Ｃｏ−Ｃｕ系金属元素を主成分とした直方体状をなすＮ
ＴＣサーミスタ素体、４は該素体１の両端部にディップ
方式により形成した端子電極、５は各端子電極４に一端
が接続されるように、矩形状をなす両主面にスクリーン
印刷法により形成した抵抗調整用電極であり、対向する
抵抗調整用電極５、５間の間隔ｇによりサーミスタの抵
抗値が調整される。これらの電極４、５は例えば銀ある
いは銀−パラジウムからなる。
【００１１】図２、図３は本実施例のサーミスタの製造
工程を示すもので、まず図２（Ａ）に示すように、Ｍｎ
−Ｃｏ−Ｃｕ系金属元素を主成分としたＮＴＣサーミス
タ焼成済基板１Ａを線ａに沿って切断することにより、
図２（Ｂ）に示すように、最終製品の数個分に相当する
短冊状の中間製品である素体１Ｂを得る。
工程を示すもので、まず図２（Ａ）に示すように、Ｍｎ
−Ｃｏ−Ｃｕ系金属元素を主成分としたＮＴＣサーミス
タ焼成済基板１Ａを線ａに沿って切断することにより、
図２（Ｂ）に示すように、最終製品の数個分に相当する
短冊状の中間製品である素体１Ｂを得る。
【００１２】次に図２（Ｃ）、（Ｄ）に示すように、こ
の素体１Ｂの長辺となる両側部を、主成分が銀または銀
−パラジウムである端子電極ペースト２にディップして
該ペースト２を塗布し、１００℃、５分で乾燥すること
により、図３（Ａ）に示すように、端子電極４を形成し
た。
の素体１Ｂの長辺となる両側部を、主成分が銀または銀
−パラジウムである端子電極ペースト２にディップして
該ペースト２を塗布し、１００℃、５分で乾燥すること
により、図３（Ａ）に示すように、端子電極４を形成し
た。
【００１３】次に、図３（Ｂ）に示すように、まず素体
１Ｂの片方の主面ｃに、サーミスタとして所定の抵抗値
を得るための抵抗調整用電極５をスクリーン印刷法によ
り、主面ｃ上で間隔ｇを持たせ、かつ各々の抵抗調整用
電極５の片側を端子電極４に重ねることにより接続して
形成する。続いて図３（Ｃ）に示すように素体１Ｂを反
転させて反対側の主面ｄにも抵抗調整用電極５を形成す
る。該抵抗調整用電極５としては、端子電極４と同じ銀
または銀−パラジウムを主成分とするペーストを用い
た。
１Ｂの片方の主面ｃに、サーミスタとして所定の抵抗値
を得るための抵抗調整用電極５をスクリーン印刷法によ
り、主面ｃ上で間隔ｇを持たせ、かつ各々の抵抗調整用
電極５の片側を端子電極４に重ねることにより接続して
形成する。続いて図３（Ｃ）に示すように素体１Ｂを反
転させて反対側の主面ｄにも抵抗調整用電極５を形成す
る。該抵抗調整用電極５としては、端子電極４と同じ銀
または銀−パラジウムを主成分とするペーストを用い
た。
【００１４】このように抵抗調整用電極５を印刷したも
のを、６５０℃、１０分間で加熱することにより、電極
４、５の焼き付けを行った。この焼き付け後の抵抗調整
用電極５、５の間隔ｇは、抵抗調整用電極５、５の対向
方向の素体寸法をＬとして、 ０．１ｍｍ≦ｇ≦Ｌ−０．２ｍｍ とした。
のを、６５０℃、１０分間で加熱することにより、電極
４、５の焼き付けを行った。この焼き付け後の抵抗調整
用電極５、５の間隔ｇは、抵抗調整用電極５、５の対向
方向の素体寸法をＬとして、 ０．１ｍｍ≦ｇ≦Ｌ−０．２ｍｍ とした。
【００１５】次に、電極４、５に銀系ペーストを用いて
いることから、マイグレーション防止のため、図３
（Ｄ）に示すように、エポキシ樹脂あるいはガラスでな
る保護膜６により、前記主面ｃ、ｄにおける抵抗調整用
電極５、５間の隙間の部分を覆った。なお、この保護膜
６は必要に応じて設けられる。
いることから、マイグレーション防止のため、図３
（Ｄ）に示すように、エポキシ樹脂あるいはガラスでな
る保護膜６により、前記主面ｃ、ｄにおける抵抗調整用
電極５、５間の隙間の部分を覆った。なお、この保護膜
６は必要に応じて設けられる。
【００１６】次に図３（Ｄ）に示す線ｂに沿って素体１
Ｂを切断することにより、図３（Ｅ）に示す最終単品製
品７とした。
Ｂを切断することにより、図３（Ｅ）に示す最終単品製
品７とした。
【００１７】そして従来技術との比較のため、図１にお
けるサーミスタの抵抗調整用電極５、５の対向方向の寸
法Ｌ＝１．６ｍｍ、幅Ｗ＝０．８ｍｍのサイズのものに
おいて、素体１として、２５℃における比抵抗ρ２５＝
１０Ω・ｃｍ、２５℃と８５℃間におけるＢ定数＝２８
００Ｋの特性のものと、ρ２５＝８０００Ω・ｃｍ、２
５℃と８５℃間におけるＢ定数＝４１５０Ｋの特性のも
のとを選択し、従来のディップ方式により、図４（Ｅ）
に示すように、端子電極３、３の間隔ｇを１．２ｍｍ、
０．８ｍｍ、０．４ｍｍ、０．２ｍｍ、０．１ｍｍ、
０．０５ｍｍにそれぞれ設定した場合と、前記実施例の
ように、抵抗調整用電極５、５間で間隔ｇを同様の値に
それぞれ設定した場合の各サーミスタ特性の比較を行っ
た。その結果を表１、表２に示す。
けるサーミスタの抵抗調整用電極５、５の対向方向の寸
法Ｌ＝１．６ｍｍ、幅Ｗ＝０．８ｍｍのサイズのものに
おいて、素体１として、２５℃における比抵抗ρ２５＝
１０Ω・ｃｍ、２５℃と８５℃間におけるＢ定数＝２８
００Ｋの特性のものと、ρ２５＝８０００Ω・ｃｍ、２
５℃と８５℃間におけるＢ定数＝４１５０Ｋの特性のも
のとを選択し、従来のディップ方式により、図４（Ｅ）
に示すように、端子電極３、３の間隔ｇを１．２ｍｍ、
０．８ｍｍ、０．４ｍｍ、０．２ｍｍ、０．１ｍｍ、
０．０５ｍｍにそれぞれ設定した場合と、前記実施例の
ように、抵抗調整用電極５、５間で間隔ｇを同様の値に
それぞれ設定した場合の各サーミスタ特性の比較を行っ
た。その結果を表１、表２に示す。
【００１８】表１、表２において、Ｒ２５は２５℃にお
けるサーミスタの抵抗値、ＲＣ．Ｖ（％）は該抵抗値Ｒ
２５のばらつき、Ｂ２５／８５は前記Ｂ定数、ＢＣ．Ｖ
（％）はＢ定数のばらつきである。（以下余白）
けるサーミスタの抵抗値、ＲＣ．Ｖ（％）は該抵抗値Ｒ
２５のばらつき、Ｂ２５／８５は前記Ｂ定数、ＢＣ．Ｖ
（％）はＢ定数のばらつきである。（以下余白）
【００１９】
【表１】
【００２０】
【表２】
【００２１】表１、表２から分かるように、従来のディ
ップ方式による場合には、設定される電極間隔ｇが０．
２ｍｍ以下になると、短絡不良が発生するが、一方、本
発明による場合には、０．１ｍｍ以上であれば短絡不良
が発生しなかった。また、本発明による場合、抵抗値の
ばらつき（ＲＣ．Ｖ（％））が従来品の約１／２とな
り、高品質のサーミスタが得られた。
ップ方式による場合には、設定される電極間隔ｇが０．
２ｍｍ以下になると、短絡不良が発生するが、一方、本
発明による場合には、０．１ｍｍ以上であれば短絡不良
が発生しなかった。また、本発明による場合、抵抗値の
ばらつき（ＲＣ．Ｖ（％））が従来品の約１／２とな
り、高品質のサーミスタが得られた。
【００２２】（実施例２）サーミスタの寸法Ｌ＝１．０
ｍｍ、Ｗ＝０．５ｍｍとしたこと以外は実施例１と同じ
とし、素体１として、その比抵抗ρ２５、Ｂ定数が前記
実施例１と同様の２種類のものを用い、電極間隔ｇを
０．６ｍｍ、０．４ｍｍ、０．２ｍｍ、０．１ｍｍ、
０．０５ｍｍにそれぞれ設定した場合について、前記各
特性の比較を行った。その結果を表３、表４に示す。
ｍｍ、Ｗ＝０．５ｍｍとしたこと以外は実施例１と同じ
とし、素体１として、その比抵抗ρ２５、Ｂ定数が前記
実施例１と同様の２種類のものを用い、電極間隔ｇを
０．６ｍｍ、０．４ｍｍ、０．２ｍｍ、０．１ｍｍ、
０．０５ｍｍにそれぞれ設定した場合について、前記各
特性の比較を行った。その結果を表３、表４に示す。
【００２３】
【表３】
【００２４】
【表４】
【００２５】表３、表４から分かるように、従来のディ
ップ方式による場合には、設定される電極間隔ｇが０．
２ｍｍ以下になると、短絡不良が発生するが、一方、本
発明による場合には、０．１ｍｍ以上であれば短絡不良
が発生しなかった。また、本発明による場合、抵抗値の
ばらつき（ＲＣ．Ｖ（％））が従来品の約１／３とな
り、高品質のサーミスタが得られた。
ップ方式による場合には、設定される電極間隔ｇが０．
２ｍｍ以下になると、短絡不良が発生するが、一方、本
発明による場合には、０．１ｍｍ以上であれば短絡不良
が発生しなかった。また、本発明による場合、抵抗値の
ばらつき（ＲＣ．Ｖ（％））が従来品の約１／３とな
り、高品質のサーミスタが得られた。
【００２６】なお、上記実施例においては、端子電極４
上に抵抗調整用電極５を重ねて形成するようにしたが、
抵抗調整用電極５をスクリーン印刷法により形成してお
き、その後に端子電極４をディップ方式により形成して
もよい。また、端子電極４は、抵抗調整用電極５より相
手側対向電極側に突出しないのであれば、主面上の所定
の範囲に形成してもよく、端子電極４の形成箇所を素体
１の端面ないしその近傍のみに限定する必要はない。
上に抵抗調整用電極５を重ねて形成するようにしたが、
抵抗調整用電極５をスクリーン印刷法により形成してお
き、その後に端子電極４をディップ方式により形成して
もよい。また、端子電極４は、抵抗調整用電極５より相
手側対向電極側に突出しないのであれば、主面上の所定
の範囲に形成してもよく、端子電極４の形成箇所を素体
１の端面ないしその近傍のみに限定する必要はない。
【００２７】
【発明の効果】請求項１によれば、矩形状の素体の両端
部に、抵抗調整用電極どうしが対向する先端より後退し
た範囲にわたって端子電極をディップ方式により形成
し、かつ、該端子電極に接続して、抵抗調整用電極をス
クリーン印刷法により矩形状をなす両主面に形成し、抵
抗調整用電極どうしが両主面において対向するように構
成したので、電極間の間隔を精度良く形成することが可
能となり、抵抗公差が小さく、かつＢ定数が大きな低抵
抗のチップ形ＮＴＣサーミスタを容易に製造することが
可能となり、製造コストを低減することが可能となる。
また、電極間隔を狭くすることが可能となるので、チッ
プ形ＮＴＣサーミスタの小型化が容易となる。
部に、抵抗調整用電極どうしが対向する先端より後退し
た範囲にわたって端子電極をディップ方式により形成
し、かつ、該端子電極に接続して、抵抗調整用電極をス
クリーン印刷法により矩形状をなす両主面に形成し、抵
抗調整用電極どうしが両主面において対向するように構
成したので、電極間の間隔を精度良く形成することが可
能となり、抵抗公差が小さく、かつＢ定数が大きな低抵
抗のチップ形ＮＴＣサーミスタを容易に製造することが
可能となり、製造コストを低減することが可能となる。
また、電極間隔を狭くすることが可能となるので、チッ
プ形ＮＴＣサーミスタの小型化が容易となる。
【００２８】請求項２によれば、抵抗調整用電極の間隔
を０．１ｍｍ以上としたことにより、短絡不良を無く
し、歩留りを向上させることが可能となる。
を０．１ｍｍ以上としたことにより、短絡不良を無く
し、歩留りを向上させることが可能となる。
【図１】本発明によるチップ形ＮＴＣサーミスタの一実
施例を示す斜視図である。
施例を示す斜視図である。
【図２】（Ａ）〜（Ｄ）は本実施例の製造工程の一部を
示す図である。
示す図である。
【図３】（Ａ）〜（Ｅ）は本実施例の製造工程の残部を
示す図である。
示す図である。
【図４】（Ａ）〜（Ｅ）は従来のチップ形ＮＴＣサーミ
スタの製造工程図である。
スタの製造工程図である。
１：サーミスタ素体、１Ａ：サーミスタ焼成済基板、１
Ｂ：短冊状素体、２：端子電極ペースト、４：端子電
極、５：抵抗調整用電極、６：保護膜、７：単品製品、
ｇ：電極間隔、Ｌ：抵抗調整用電極の対向方向の寸法、
Ｗ：幅
Ｂ：短冊状素体、２：端子電極ペースト、４：端子電
極、５：抵抗調整用電極、６：保護膜、７：単品製品、
ｇ：電極間隔、Ｌ：抵抗調整用電極の対向方向の寸法、
Ｗ：幅
Claims (2)
- 【請求項１】直方体状をなすサーミスタ素体の両端部に
ディップ方式により形成された端子電極を有し、 前記サーミスタの矩形状をなす両主面に、スクリーン印
刷法により、前記各端子電極に接続され、かつ端子電極
よりも相手側電極方向に突出して形成された抵抗調整用
電極を有することを特徴とするチップ形ＮＴＣサーミス
タ。 - 【請求項２】請求項１において、 主面において互いに対向する抵抗調整用電極間の間隔ｇ
を、 ０．１ｍｍ≦ｇ≦Ｌ−０．２ｍｍ（ただしＬは抵抗調整
用電極の対向方向のサーミスタの寸法）の範囲に設定し
たことを特徴とするチップ形ＮＴＣサーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25577296A JPH10106808A (ja) | 1996-09-27 | 1996-09-27 | チップ形ｎｔｃサーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25577296A JPH10106808A (ja) | 1996-09-27 | 1996-09-27 | チップ形ｎｔｃサーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10106808A true JPH10106808A (ja) | 1998-04-24 |
Family
ID=17283418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25577296A Withdrawn JPH10106808A (ja) | 1996-09-27 | 1996-09-27 | チップ形ｎｔｃサーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10106808A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495133B1 (ko) * | 2002-11-28 | 2005-06-14 | 엘에스전선 주식회사 | 피티씨 서미스터 |
-
1996
- 1996-09-27 JP JP25577296A patent/JPH10106808A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495133B1 (ko) * | 2002-11-28 | 2005-06-14 | 엘에스전선 주식회사 | 피티씨 서미스터 |
| US7145431B2 (en) | 2002-11-28 | 2006-12-05 | Lg Cable, Ltd. | Thermistor having symmetrical structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529960A (en) | Chip resistor | |
| JP3058097B2 (ja) | サーミスタチップ及びその製造方法 | |
| JPH10106808A (ja) | チップ形ｎｔｃサーミスタ | |
| JPH08115804A (ja) | 表面実装型セラミック電子部品とその製造方法 | |
| JP3525673B2 (ja) | 抵抗器およびその製造方法 | |
| JP2867711B2 (ja) | 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法 | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPH1167508A (ja) | 複合素子及びその製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
| JPH06251993A (ja) | チップ型電子部品集合体 | |
| JPS6342514Y2 (ja) | ||
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH0645118A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPH087615Y2 (ja) | チップ型電子部品 | |
| JP2556410Y2 (ja) | 集合電子部品 | |
| JP2000077162A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JPH10144505A (ja) | チップ形サーミスタ | |
| JPH0653007A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPH11307309A (ja) | チップ型サーミスタ | |
| JPH0115155Y2 (ja) | ||
| JPH04177706A (ja) | チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |