JPH11307309A - チップ型サーミスタ - Google Patents
チップ型サーミスタInfo
- Publication number
- JPH11307309A JPH11307309A JP10787098A JP10787098A JPH11307309A JP H11307309 A JPH11307309 A JP H11307309A JP 10787098 A JP10787098 A JP 10787098A JP 10787098 A JP10787098 A JP 10787098A JP H11307309 A JPH11307309 A JP H11307309A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thermistor
- chip
- electrode
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】
【課題】 実装面積の狭小化に有利なバンプ実装用チッ
プ型サーミスタを提供する。 【解決手段】 直方体形状のチップ状サーミスタ素体２
の下面の相対向する２つの端縁に沿って、一対の端子電
極６，６が設けられ、この端子電極６,６形成部以外の
サーミスタ素体の下面と上面が絶縁層４，７で被覆され
ているチップ型サーミスタ１。端子電極６は絶縁層７か
ら突出するバンプ構造である。
プ型サーミスタを提供する。 【解決手段】 直方体形状のチップ状サーミスタ素体２
の下面の相対向する２つの端縁に沿って、一対の端子電
極６，６が設けられ、この端子電極６,６形成部以外の
サーミスタ素体の下面と上面が絶縁層４，７で被覆され
ているチップ型サーミスタ１。端子電極６は絶縁層７か
ら突出するバンプ構造である。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント回路基板
等に表面実装されるチップ型サーミスタに係り、詳しく
は電子機器の温度補償用サーミスタや表面温度測定用セ
ンサに適し、温度上昇に伴って抵抗値が減少するチップ
型サーミスタであって、バンプ実装可能なチップ型サー
ミスタに関する。
等に表面実装されるチップ型サーミスタに係り、詳しく
は電子機器の温度補償用サーミスタや表面温度測定用セ
ンサに適し、温度上昇に伴って抵抗値が減少するチップ
型サーミスタであって、バンプ実装可能なチップ型サー
ミスタに関する。
【０００２】
【従来の技術】従来、この種のチップ型サーミスタ２０
は、図６（ａ）に示す如く、直方体形状のサーミスタ素
体２１の両端部に端子電極２２，２３を有し、その実装
に当っては、いわゆるフィレット実装と呼ばれる表面実
装、即ち、図６（ｂ）に示す如く基板２４のプリント回
路２５にはんだフィレット２６で導通固着する方法が採
用されている。
は、図６（ａ）に示す如く、直方体形状のサーミスタ素
体２１の両端部に端子電極２２，２３を有し、その実装
に当っては、いわゆるフィレット実装と呼ばれる表面実
装、即ち、図６（ｂ）に示す如く基板２４のプリント回
路２５にはんだフィレット２６で導通固着する方法が採
用されている。
【０００３】
【発明が解決しようとする課題】図６に示すようなフィ
レット実装による従来のチップ型サーミスタでは、 回路にはんだを用いて実装するため、実装の際の作
業数が多い。 実装に要する面積がサーミスタ素体の面積よりも大
きく（即ち、図６（ｂ）において、サーミスタ素体の長
さＬに対して実装長さＡが長い）、電子機器の小型に不
向きである。といった不具合がある。特に、実装面積が
大きいことは、浮遊容量による高周波特性の低下、実装
の際のツームストーン現象（マンハッタン現象）の要因
となり、この点からも好ましくない。
レット実装による従来のチップ型サーミスタでは、 回路にはんだを用いて実装するため、実装の際の作
業数が多い。 実装に要する面積がサーミスタ素体の面積よりも大
きく（即ち、図６（ｂ）において、サーミスタ素体の長
さＬに対して実装長さＡが長い）、電子機器の小型に不
向きである。といった不具合がある。特に、実装面積が
大きいことは、浮遊容量による高周波特性の低下、実装
の際のツームストーン現象（マンハッタン現象）の要因
となり、この点からも好ましくない。
【０００４】なお、最近になって、電子機器の小型化、
薄型化に伴い、電子部品の実装方法として、実装面積の
狭小化という観点から、いわゆるバンプ実装（フィレッ
トレス実装）と称される実装法が用いられてきている
が、従来においては、バンプ実装対応可能な構造を有す
るチップ型サーミスタは提供されていない。
薄型化に伴い、電子部品の実装方法として、実装面積の
狭小化という観点から、いわゆるバンプ実装（フィレッ
トレス実装）と称される実装法が用いられてきている
が、従来においては、バンプ実装対応可能な構造を有す
るチップ型サーミスタは提供されていない。
【０００５】本発明は、上記従来の実情に鑑みてなされ
たものであって、バンプ実装対応可能なチップ型サーミ
スタを提供することを目的とする。
たものであって、バンプ実装対応可能なチップ型サーミ
スタを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のチップ型サーミ
スタは、直方体形状のチップ状サーミスタ素体と、該サ
ーミスタ素体の下面の相対向する２つの端縁に沿って設
けられた一対の端子電極と、該サーミスタ素体の該端子
電極形成部を除く下面と上面とを被覆するように設けら
れた絶縁層とを備えてなるチップ型サーミスタであっ
て、該端子電極は、該絶縁層から突出するバンプ構造の
端子電極であることを特徴とする。
スタは、直方体形状のチップ状サーミスタ素体と、該サ
ーミスタ素体の下面の相対向する２つの端縁に沿って設
けられた一対の端子電極と、該サーミスタ素体の該端子
電極形成部を除く下面と上面とを被覆するように設けら
れた絶縁層とを備えてなるチップ型サーミスタであっ
て、該端子電極は、該絶縁層から突出するバンプ構造の
端子電極であることを特徴とする。
【０００７】本発明のチップ型サーミスタでは、バンプ
構造の端子電極が、サーミスタ素体の下面に突出して設
けられているため、バンプ実装法での実装が可能であ
る。
構造の端子電極が、サーミスタ素体の下面に突出して設
けられているため、バンプ実装法での実装が可能であ
る。
【０００８】本発明のチップ型サーミスタでは、サーミ
スタ素体と絶縁層との間に抵抗値調整用の電極層を設け
た構造とするのが好ましい。
スタ素体と絶縁層との間に抵抗値調整用の電極層を設け
た構造とするのが好ましい。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００１０】図１は実施の形態に係るチップ型サーミス
タの断面図である。
タの断面図である。
【００１１】このチップ型サーミスタ１は、直方体形状
のチップ状サーミスタ素体１を有し、その上面には一様
に抵抗値調整用の電極層３が設けられ、この電極層３の
表面は絶縁層４で覆われている。
のチップ状サーミスタ素体１を有し、その上面には一様
に抵抗値調整用の電極層３が設けられ、この電極層３の
表面は絶縁層４で覆われている。
【００１２】一方、サーミスタ素体２の下面には、相対
向する側縁に沿って抵抗値調整と端子電極としての機能
を兼ねる電極層（金属電極層５Ａとめっき電極層（Ｎｉ
めっき層とはんだめっき層）５Ｂ）５とはんだバンプよ
りなる端子電極部６が設けられ、この端子電極部６以外
のサーミスタ素体２の下面は絶縁層７で覆われ、端子電
極部６は絶縁層７から突出するバンプ構造となってい
る。
向する側縁に沿って抵抗値調整と端子電極としての機能
を兼ねる電極層（金属電極層５Ａとめっき電極層（Ｎｉ
めっき層とはんだめっき層）５Ｂ）５とはんだバンプよ
りなる端子電極部６が設けられ、この端子電極部６以外
のサーミスタ素体２の下面は絶縁層７で覆われ、端子電
極部６は絶縁層７から突出するバンプ構造となってい
る。
【００１３】このようなチップ型サーミスタ１であれ
ば、図５に示す如く、基板２４のプリント回路２５上に
バンプ構造の端子電極部６が位置するように載置して、
端子電極部６のはんだ２６を加熱して回路２５と導通固
着することにより容易にバンプ実装することができ、そ
の実装面積の狭小化を図れる。即ち、図５において、実
装に要する長さはサーミスタ素体１の長さＬと同等であ
り、基板２５との接続に要する長さＢはサーミスタ素体
１の長さＬよりも短くて足りる。
ば、図５に示す如く、基板２４のプリント回路２５上に
バンプ構造の端子電極部６が位置するように載置して、
端子電極部６のはんだ２６を加熱して回路２５と導通固
着することにより容易にバンプ実装することができ、そ
の実装面積の狭小化を図れる。即ち、図５において、実
装に要する長さはサーミスタ素体１の長さＬと同等であ
り、基板２５との接続に要する長さＢはサーミスタ素体
１の長さＬよりも短くて足りる。
【００１４】次に、このような本発明のチップ型サーミ
スタの製造方法の一例を図２〜４を参照して説明する。
スタの製造方法の一例を図２〜４を参照して説明する。
【００１５】まず、サーミスタ組成の焼結体薄板（薄板
状サーミスタ素体）１０を用意し、その一方の面（実装
時上面側となる面）の全面に導電層１１を形成し、他方
の面（実装時下面側となる面）に所定のパターンで帯状
の導電層１２を形成する（図２）。この導電層１１は、
図１における抵抗値調整用の電極層３となり、導電層１
２は電極層５の金属電極層５Ａとなる。
状サーミスタ素体）１０を用意し、その一方の面（実装
時上面側となる面）の全面に導電層１１を形成し、他方
の面（実装時下面側となる面）に所定のパターンで帯状
の導電層１２を形成する（図２）。この導電層１１は、
図１における抵抗値調整用の電極層３となり、導電層１
２は電極層５の金属電極層５Ａとなる。
【００１６】次に、薄板状サーミスタ素体１０の電極層
１１形成面の全面に絶縁層１３を形成すると共に、電極
層１２形成面に所定のパターンで絶縁層１４を形成する
（図３）。絶縁層１４は、端子電極形成部に相当する部
分が絶縁層の非形成部（孔部１４Ａ）となるようなパタ
ーンで形成される。この絶縁層１４は図１における絶縁
層７となり、絶縁層１３は絶縁層４となる。
１１形成面の全面に絶縁層１３を形成すると共に、電極
層１２形成面に所定のパターンで絶縁層１４を形成する
（図３）。絶縁層１４は、端子電極形成部に相当する部
分が絶縁層の非形成部（孔部１４Ａ）となるようなパタ
ーンで形成される。この絶縁層１４は図１における絶縁
層７となり、絶縁層１３は絶縁層４となる。
【００１７】次に、絶縁層１４の孔部１４ＡにＮｉめっ
き層及びはんだ（Ｓｎ−Ｐｂ）めっき層を被層形成する
（図４の１５）。このめっき層１５は、図１のめっき電
極層５Ｂとなる。
き層及びはんだ（Ｓｎ−Ｐｂ）めっき層を被層形成する
（図４の１５）。このめっき層１５は、図１のめっき電
極層５Ｂとなる。
【００１８】その後、めっき層１５形成部に開孔を有す
るパターンマスク１６及びスキージ１７を用いた印刷法
ではんだ１８を付着させた後、マスク１６を取り外す。
これにより、はんだ１８部分が突出したバンプ構造の端
子電極部６が形成される。
るパターンマスク１６及びスキージ１７を用いた印刷法
ではんだ１８を付着させた後、マスク１６を取り外す。
これにより、はんだ１８部分が突出したバンプ構造の端
子電極部６が形成される。
【００１９】このパターンマスクとしては、厚さ０．１
〜０．５ｍｍ程度のものを用いるのが好ましい。
〜０．５ｍｍ程度のものを用いるのが好ましい。
【００２０】その後、このようにして導電層１１，１
２、絶縁層１３，１４等を形成した薄板状サーミスタ素
体１０を所定の位置（図３，４の一点鎖点の位置）で切
断してチップ型サーミスタを得る。
２、絶縁層１３，１４等を形成した薄板状サーミスタ素
体１０を所定の位置（図３，４の一点鎖点の位置）で切
断してチップ型サーミスタを得る。
【００２１】なお、サーミスタ材料としてはＭｎ−Ｃｏ
−Ｃｕ系、Ｍｎ−Ｃｏ−Ｆｅ系のものなどを用いること
ができる。
−Ｃｕ系、Ｍｎ−Ｃｏ−Ｆｅ系のものなどを用いること
ができる。
【００２２】導電体層１１，１２は、例えば導電性電極
ペーストをスクリーン印刷等により印刷し、乾燥後焼き
付けすることにより形成される。
ペーストをスクリーン印刷等により印刷し、乾燥後焼き
付けすることにより形成される。
【００２３】絶縁体１３，１４は、ガラスペーストをス
クリーン印刷等により印刷し、乾燥後焼き付けることに
より形成される。なお、絶縁体層は、一液性エポキシ配
合樹脂等の絶縁性樹脂材料を塗付することによっても形
成できる。この絶縁性樹脂材料を用いて絶縁体層を形成
した場合、導電層１１，１２は導電性樹脂材料を用いて
形成しても良い。
クリーン印刷等により印刷し、乾燥後焼き付けることに
より形成される。なお、絶縁体層は、一液性エポキシ配
合樹脂等の絶縁性樹脂材料を塗付することによっても形
成できる。この絶縁性樹脂材料を用いて絶縁体層を形成
した場合、導電層１１，１２は導電性樹脂材料を用いて
形成しても良い。
【００２４】このようにサーミスタ焼結体を用いて加工
するプロセスによれば、特性の高精度化、形状の小型化
への対応が容易であり、また、薄板形状素体の段階で、
電極層、絶縁層、めっき層等を形成し、最後にチップ状
に切断するプロセスであるため、１００５サイズ及び０
６０３サイズ等の超小型形状への対応も容易であり、大
量生産にも好適である。
するプロセスによれば、特性の高精度化、形状の小型化
への対応が容易であり、また、薄板形状素体の段階で、
電極層、絶縁層、めっき層等を形成し、最後にチップ状
に切断するプロセスであるため、１００５サイズ及び０
６０３サイズ等の超小型形状への対応も容易であり、大
量生産にも好適である。
【００２５】なお、図２〜４に示す方法は本発明のチッ
プ型サーミスタの製造方法の一例であって、何ら本発明
を限定するものではない。例えば、バンプ構造の端子電
極の製造には、上記の方法以外に、ボールはんだ接合
法、インジェクションフロー法等を採用することもでき
る。
プ型サーミスタの製造方法の一例であって、何ら本発明
を限定するものではない。例えば、バンプ構造の端子電
極の製造には、上記の方法以外に、ボールはんだ接合
法、インジェクションフロー法等を採用することもでき
る。
【００２６】本発明において、バンプ構造の端子電極の
突出高さ（図１のＨ）は、チップ型サーミスタの大きさ
や使用目的等によっても異なるが、通常の場合、１００
〜４００μｍ程度とするのが好ましい。なお、上記のパ
ターンマスクを用いる印刷法では厚さが不足する場合に
は、印刷を繰り返し行えば良い。
突出高さ（図１のＨ）は、チップ型サーミスタの大きさ
や使用目的等によっても異なるが、通常の場合、１００
〜４００μｍ程度とするのが好ましい。なお、上記のパ
ターンマスクを用いる印刷法では厚さが不足する場合に
は、印刷を繰り返し行えば良い。
【００２７】
【実施例】以下、本発明の実施例について説明する。
【００２８】次の方法で１００５タイプのチップ型サー
ミスタを製造した。
ミスタを製造した。
【００２９】（１） ３０×５０×０．４ｍｍの寸法の
薄板状サーミスタ素体（焼結体）１０を用意し、その薄
板状サーミスタ素体１０の両面に市販の導電性電極ペー
スト（Ａｇ）を塗着して１５０℃で１５分乾燥後、８５
０℃で１５分焼成して厚さ４μｍの導電層１１と厚さ４
μｍの導電層１２を形成した（図２）。導電層１１は薄
板状サーミスタ素体１０の全面に形成し、導電層１２は
所定のパターンでスクリーン印刷法により印刷して形成
した。導電層１２同士の間隔は０．２ｍｍとした。
薄板状サーミスタ素体（焼結体）１０を用意し、その薄
板状サーミスタ素体１０の両面に市販の導電性電極ペー
スト（Ａｇ）を塗着して１５０℃で１５分乾燥後、８５
０℃で１５分焼成して厚さ４μｍの導電層１１と厚さ４
μｍの導電層１２を形成した（図２）。導電層１１は薄
板状サーミスタ素体１０の全面に形成し、導電層１２は
所定のパターンでスクリーン印刷法により印刷して形成
した。導電層１２同士の間隔は０．２ｍｍとした。
【００３０】（２） 次に、市販の絶縁性ガラスペース
トを塗着して１５０℃で１５分乾燥後、８５０℃で１５
分焼成して厚さ１５μｍの絶縁層１３と厚さ１５μｍの
絶縁層１４を形成した（図３）。絶縁層１３は導電層１
１上の全面に形成し、絶縁層１４は所定のパターンでス
クリーン印刷法により印刷して形成した。
トを塗着して１５０℃で１５分乾燥後、８５０℃で１５
分焼成して厚さ１５μｍの絶縁層１３と厚さ１５μｍの
絶縁層１４を形成した（図３）。絶縁層１３は導電層１
１上の全面に形成し、絶縁層１４は所定のパターンでス
クリーン印刷法により印刷して形成した。
【００３１】（３） 次に、絶縁層１４の孔部１４Ａに
電解めっき法により、Ｎｉめっき層及びはんだめっき
（Ｓｎ−Ｐｂ）層を形成した（Ｎｉめっき層：１〜３μ
ｍ、はんだめっき層：１〜５μｍ）（図３，図４）。
電解めっき法により、Ｎｉめっき層及びはんだめっき
（Ｓｎ−Ｐｂ）層を形成した（Ｎｉめっき層：１〜３μ
ｍ、はんだめっき層：１〜５μｍ）（図３，図４）。
【００３２】（４） 次に、図４に示すメタルマスク
（厚さ０．２ｍｍ）を用いた印刷法により、はんだ（Ｓ
ｎ−Ｐｂ）１８を印刷し２２０℃で１０秒加熱してはん
だボールを形成した。
（厚さ０．２ｍｍ）を用いた印刷法により、はんだ（Ｓ
ｎ−Ｐｂ）１８を印刷し２２０℃で１０秒加熱してはん
だボールを形成した。
【００３３】なお、ボールはんだは、めっきを形成した
電極パッド部では、濡れるので接合するが、その周囲に
はガラスが形成されているので表面張力によって球状と
なることにより形成される。
電極パッド部では、濡れるので接合するが、その周囲に
はガラスが形成されているので表面張力によって球状と
なることにより形成される。
【００３４】（５） その後、薄板状サーミスタ素体
を、ダイシングマシーンを用いて、所定のチップ状とな
るように切断した。
を、ダイシングマシーンを用いて、所定のチップ状とな
るように切断した。
【００３５】これにより、１．００ｍｍ×０．５ｍｍの
大きさのチップ型サーミスタが得られた。このチップ型
サーミスタは、バンプ構造の端子電極が約１５０μｍ突
出しており、プリント回路基板に容易にバンプ実装する
ことができた。
大きさのチップ型サーミスタが得られた。このチップ型
サーミスタは、バンプ構造の端子電極が約１５０μｍ突
出しており、プリント回路基板に容易にバンプ実装する
ことができた。
【００３６】
【発明の効果】以上詳述した通り、本発明のチップ型サ
ーミスタによれば、バンプ実装が可能であるため、実装
面積の狭小化が可能となり、サーミスタを用いる温度補
償型発振器（ＴＣＸＯ）や液晶等の電子機器の小型化が
実現できる上に、 端子電極が底面部のみに形成されている構造のた
め、従来構造の素子の場合より、熱衝撃性能等の信頼性
の向上が図れる。 素子と回路基板との接続面積が減るので浮遊容量に
起因する高周波特性が向上する。また、実装の際のツー
ムストーン現象等の不具合を回避できる。といった優れ
た効果が奏される。
ーミスタによれば、バンプ実装が可能であるため、実装
面積の狭小化が可能となり、サーミスタを用いる温度補
償型発振器（ＴＣＸＯ）や液晶等の電子機器の小型化が
実現できる上に、 端子電極が底面部のみに形成されている構造のた
め、従来構造の素子の場合より、熱衝撃性能等の信頼性
の向上が図れる。 素子と回路基板との接続面積が減るので浮遊容量に
起因する高周波特性が向上する。また、実装の際のツー
ムストーン現象等の不具合を回避できる。といった優れ
た効果が奏される。
【図１】本発明のチップ型サーミスタの実施の形態を示
す断面図である。
す断面図である。
【図２】本発明のチップ型サーミスタの製造工程の一例
を示す斜視図である。
を示す斜視図である。
【図３】本発明のチップ型サーミスタの製造工程の一例
を示す断面斜視図である。
を示す断面斜視図である。
【図４】本発明のチップ型サーミスタの製造工程の一例
を示す断面図である。
を示す断面図である。
【図５】本発明のチップ型サーミスタの実装構造を示す
正面図である。
正面図である。
【図６】（ａ）図は従来のチップ型サーミスタを示す斜
視図、（ｂ）図はこのチップ型サーミスタの実装構造を
示す正面図である。
視図、（ｂ）図はこのチップ型サーミスタの実装構造を
示す正面図である。
１ チップ型サーミスタ ２ サーミスタ素体 ３，５ 電極層 ４，７ 絶縁層 ６ 端子電極部 １０ 薄板状サーミスタ素体 １１，１２ 導電層 １３，１４ 絶縁層 １５ めっき層 １６ マスク １７ スキージ １８ はんだ
Claims (2)
- 【請求項１】 直方体形状のチップ状サーミスタ素体
と、該サーミスタ素体の下面の相対向する２つの端縁に
沿って設けられた一対の端子電極と、該サーミスタ素体
の該端子電極形成部を除く下面と上面とを被覆するよう
に設けられた絶縁層とを備えてなるチップ型サーミスタ
であって、該端子電極は、該絶縁層から突出するバンプ
構造の端子電極であることを特徴とするチップ型サーミ
スタ。 - 【請求項２】 請求項１において、該サーミスタ素体と
絶縁層との間に抵抗値調整用の電極層が設けられている
ことを特徴とするチップ型サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10787098A JP3597043B2 (ja) | 1998-04-17 | 1998-04-17 | チップ型サーミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10787098A JP3597043B2 (ja) | 1998-04-17 | 1998-04-17 | チップ型サーミスタの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002178726A Division JP2003007510A (ja) | 2002-06-19 | 2002-06-19 | チップ型サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307309A true JPH11307309A (ja) | 1999-11-05 |
| JP3597043B2 JP3597043B2 (ja) | 2004-12-02 |
Family
ID=14470183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10787098A Expired - Fee Related JP3597043B2 (ja) | 1998-04-17 | 1998-04-17 | チップ型サーミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3597043B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8514050B1 (en) | 2009-08-28 | 2013-08-20 | Murata Manufacturing Co., Ltd. | Thermistor and method for manufacturing the same |
| CN109000815A (zh) * | 2018-07-04 | 2018-12-14 | 句容市博远电子有限公司 | 一种可更换ntc热敏电阻的温度传感器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109029763A (zh) * | 2018-07-03 | 2018-12-18 | 句容市博远电子有限公司 | 一种可测量平面温度的ntc温度传感器 |
-
1998
- 1998-04-17 JP JP10787098A patent/JP3597043B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8514050B1 (en) | 2009-08-28 | 2013-08-20 | Murata Manufacturing Co., Ltd. | Thermistor and method for manufacturing the same |
| US8598975B2 (en) | 2009-08-28 | 2013-12-03 | Murata Manufacturing Co., Ltd. | Thermistor and method for manufacturing the same |
| CN109000815A (zh) * | 2018-07-04 | 2018-12-14 | 句容市博远电子有限公司 | 一种可更换ntc热敏电阻的温度传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3597043B2 (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2673993B2 (ja) | 表面弾性波装置 | |
| JPH11307309A (ja) | チップ型サーミスタ | |
| JP2003007510A (ja) | チップ型サーミスタ | |
| JP2003046251A (ja) | 電子部品 | |
| JPH10233485A (ja) | 複合チップ部品 | |
| JP2000332394A (ja) | 電子部品実装用基板及びその製造方法 | |
| JP2545077Y2 (ja) | チツプ形抵抗器 | |
| JP2001044068A (ja) | 小型な表面実装用部品及びその製造方法 | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JPH0122260Y2 (ja) | ||
| JPH03252193A (ja) | 配線基板 | |
| JPH1167508A (ja) | 複合素子及びその製造方法 | |
| JP2001155903A (ja) | 電子部品 | |
| JP2858252B2 (ja) | 表面実装用電子部品の電極構造 | |
| JPH03145812A (ja) | 電子部品 | |
| JPH10150141A (ja) | 半導体装置及びこの半導体装置の実装方法 | |
| JPH0631735Y2 (ja) | 混成集積回路装置 | |
| JP3956824B2 (ja) | 表面実装型圧電発振器ユニット | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JPS6235209Y2 (ja) | ||
| JPH08222953A (ja) | 発振器の製造方法 | |
| JP3096511B2 (ja) | 表面実装型の圧電発振器 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH10294207A (ja) | 複合素子及びその製造方法 | |
| JPH04211505A (ja) | チップ形圧電振動子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |