JP2001155903A - 電子部品 - Google Patents

Abstract

(57)【要約】 【課題】高密度実装が可能で、しかも、接合強度が高
く、高信頼性の電子部品を提供する。 【解決手段】受動部品素子パターン２の端子電極を、第
１の絶縁層３を介してその上面を折り返す構造の導電層
４、４を形成し、さらに、導電層４、４上に、第２の絶
縁層５によって形成位置が規制されたバンプ電極６、６
を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の受動部品素
子パターン、例えば抵抗体膜、インダクタパターン、バ
リスタ抵抗膜などを有する複数の受動部品素子、例えば
抵抗素子、インダクタ素子、バリスタ素子を１種類また
はその組合せた２種類以上の素子を絶縁基板上に形成し
た電子部品に関するものである。

【０００２】

【従来の技術】近年、受動部品素子は、これらが用いら
れる電子・通信機器などの小型化及び薄型化に伴い、小
型化及び省スペース化が要求されている。

【０００３】また、各種の受動部品素子はチップ抵抗器
などに見られるようにチップ型電子部品化されている。

【０００４】このようなチップ型電子部品の代表的なも
のとしてチップ抵抗器は、次のような製造工程によって
作製される。

【０００５】まず、矩形状チップが抽出できる分割溝
（スリット）を格子状に形成した大型セラミック基板を
用意し、該分割溝に囲まれた素子領域の上面に、Ａｇ−
Ｐｄから成る端子電極を印刷・焼き付けにより形成す
る。この端子電極は素子領域の短辺側の両側に一対にし
て形成する。

【０００６】次に、一対の端子電極間をつなぐように酸
化ルテニウムなどの抵抗体材料から成る抵抗体膜を印
刷、焼き付けにより形成する。

【０００７】この抵抗体膜の表面に低融点ガラスから成
る一次コートガラスを被着形成する。

【０００８】次に一対の端子電極を用いて、その間の抵
抗体膜の抵抗値を測定しつつ、抵抗体膜にトリミングを
施して、所望抵抗値に調整する。このトリミングは、レ
ーザ光を一次コートガラス上より抵抗体膜に照射し、抵
抗体膜を加熱・蒸発させて抵抗体膜の一部に切り込みを
入れるレーザトリミングが一般的である。

【０００９】その後、一次オーバーコートガラス上に二
次オーバーコートガラスを被覆する。

【００１０】その後、基板は短辺方向のスリットに沿っ
て、一次分割を行い、大型セラミック基板を短冊状セラ
ミック基板とする。この短辺方向のスリットによる一次
分割によって、短冊状セラミック基板の分割面に沿った
上面には、端子電極の一部が露出することになる。

【００１１】その後、短冊状セラミック基板の分割面
に、各素子の基板の上面から分割面を経由して下面に至
る電極導体膜を塗布し、焼き付け処理する。

【００１２】その後、長辺方向に延びるスリットに沿っ
て二次分割を行い、各素子領域であるチップ抵抗器毎に
分割し、最後に各分割されたチップ抵抗器の端子電極部
にメッキ被覆を施す。

【００１３】上述の二次オーバーコートは、一次コート
ガラス及び抵抗体膜をに対して行われるレーザー照射に
よって、抵抗体膜材料などが一次コートガラスや端子電
極部分に飛散してしまい、絶縁信頼性が大きく劣化して
しまうことを防止するものである。即ち、抵抗体膜がト
リミング溝から露出して状態では、マイグレーションな
どによりトリミング部の絶縁抵抗値が変化し、抵抗器の
特性が変化することを抑制するものである。

【００１４】

【発明が解決しようとする課題】しかしながら、上述の
ように個々に分割したチップ部品を電子・通信機器など
の実装基板上に、高密度に実装しようとすると、その実
装効率が非常に低下してしまう。即ち、一般にチップ部
品は、実装基板上に形成した電極ランドパターンに半田
などを介して実装される。半田実装のために最低必要な
電極ランドパターンの大きさがあり、高密度実装を達成
するには、隣接しあう電極ランドパターン間隔を狭くし
ても限界がある。同時にチップ部品自体を小さくしなく
てはならないためである。

【００１５】また、チップ部品を、例えば通信機器であ
る携帯電話に用いる場合、１台当たり数百個のチップ部
品を実装しなくてはならず、実装時の組立コスト、部品
の小型化に伴う実装率の低下が大きな問題となる。

【００１６】また、実装構造において高密度化を行うた
めに、チップ部品の実装時、端子電極に付着する半田
が、チップ部材の絶縁基板の端面や側面に形成されない
ように制御する構造が考えられる。これは、チップ部品
と実装基板との実装を、チップ部品の底面（実装基板
面）だけで行うものである。

【００１７】しかし、チップ部品の形状が０．６ｍｍ×
０．３ｍｍという超小型化する状況では実装基板との接
合強度が弱く、接続信頼性が低いものになる。

【００１８】本発明は、上述の問題点を解決するために
案出されたものであり、チップ部品の素子寸法を小型化
し、しかも実装効率が低下することがなく、さらに、接
合強度が低下することがない電子部品を提供することに
ある。

【００１９】

【課題を解決するための手段】本発明は、基板上に縦横
に配列された複数の受動部品素子パターンと、前記受動
部品素子パターンの両端部を除く表面に被着形成された
第１の絶縁層と、前記第１の絶縁層上に被着され、前記
受動部品素子パターンの両端部に接続し、且つ第１の絶
縁体層上の素子中央方向に延びる一対の導体層と、前記
少なくとも導体層の一部を除く表面及び第１の絶縁層間
に被着形成された第２の絶縁層と、前記導体層の露出部
分に形成され、前記第２の絶縁層から突出するバンプ電
極とから成る電子部品である。

【００２０】

【作用】以上のように、本発明の電子部品では、１つの
絶縁基板上に縦横に複数の受動部品素子が形成されてい
る。即ち、電子、通信機器に必要な電子部品素子を、複
数の受動部品素子を１つの絶縁基板上に配置された電子
部品によって供給できるため、１回の実装で複数の受動
部品素子を実装できるため、その実装効率が大きく向上
する。

【００２１】また、１つの絶縁基板上に形成した受動部
品素子の外部端子電極は，各受動部品素子パターンの中
央側に延出された導電層上に形成されたバンプ電極とな
る。

【００２２】尚、このバンプ電極の形成位置は、導体層
の一部を露出するように形成された第２の絶縁層によっ
て規制される。

【００２３】即ち、導電層の延出距離及びバンプ電極の
形成位置によって、絶縁基板上でみた時、すべてのバン
プ電極の形成位置を、縦横に均等距離に配置したり、規
則性をもって任意に配置することができる。即ち、電子
・通信機器側の実装基板の配線は引回しパターンが規則
性をもって簡単に形成することができる。これによって
も実装効率が大きく向上する。

【００２４】また、１つの絶縁基板上に規則性をもって
任意に配置したバンプ電極を、半田を介して実装基板上
に接合する。即ち、電子部品の実装面に半田接合部分が
規則性をもって点在させることができる。これにより、
チップ型電子部品素子における高密度実装の限界であっ
た半田接合時の端面または側面部分の半田メニスカス
（半田はい上がり）部分が形成されない。これによっ
て、一層、高密度実装が可能となる。

【００２５】しかも、１つの絶縁基板に対して半田接合
部分が多数点在することになるため、全体として接合強
度が向上する。

【００２６】

【発明の実施の形態】以下に、本発明の電子部品を図面
に用いて説明する。

【００２７】図１は、本発明の電子部品の外観斜視図で
あり、図２は図１の幅方向に配置された受動部品素子の
部分の断面図である。尚、実施例は、受動部品素子パタ
ーンに抵抗素子パターンを用いた電子部品で説明する。

【００２８】本発明の電子部品は、矩形状絶縁基板１、
抵抗体膜２、絶縁層３、導体層４、第２の絶縁層５、バ
ンプ電極６とから構成されている。

【００２９】絶縁基板１は、例えばアルミナセラミック
などからなり、その上に受動部品素子パターンである帯
状の抵抗体膜２が、縦横に配列されている。

【００３０】抵抗体膜２は、例えば、酸化ルテニウムな
どの金属酸化物を主成分とする抵抗体材料からなる抵抗
体ペーストを所定形状に印刷し、焼き付けすることによ
り形成される。

【００３１】この複数の抵抗体膜２上には、その両端部
付近の一部を残して、複数の抵抗体膜２上に第１の絶縁
層３が形成されている。第１の絶縁層３は、膜厚５〜１
０μｍ程度であり、ホウ珪酸鉛系などの低融点ガラスを
主成分とするガラスペーストを印刷・焼き付けして形成
される。

【００３２】尚、図２では、第１の絶縁層３は１素子を
形成する抵抗体膜２上のみに形成されているが、絶縁基
板１上に形成された複数の抵抗体膜２の両端部付近を露
出するようにして、絶縁基板１及び複数の抵抗体膜２上
に連続して形成しても構わない。

【００３３】この第１の絶縁層３上には、一対の導体層
４が形成されている。この一対の導体層４は、第１の絶
縁層３から露出する抵抗体膜２の一部に電気的に接続す
るととも、第１の絶縁層３の中央部側に延出するよう形
成されている。この導電層４は、例えばＡｇ−Ｐｄを主
成分とする導体ペーストをもちいて、所定形状に印刷
し、焼き付けにより形成される。

【００３４】この複数の導電層４上には、その一部を露
出するように、複数の導電層４及び第２の絶縁層３上に
連続して第２の絶縁層５が形成されている。即ち、少な
くとも導体層４の一部を除く表面及び第１の絶縁層３の
両端部間に被着形成されている。第２の絶縁層５は、膜
厚５〜１０μｍ程度であり、ホウ珪酸鉛系などの低融点
ガラスを主成分とするガラス部材や熱硬化型エポキシ樹
脂により形成される。

【００３５】この第２の絶縁層５から露出する導電層４
上にはバンプ電極６が形成されている。このバンプ電極
６は半田バンプなどが例示でき、例えば粒状などの半田
部材を第２の絶縁層５の露出部分に供給し、リフロー処
理などによって溶融することにより形成する。

【００３６】ここで、重要なことは、導電層４が抵抗体
膜２の両端部上に形成されており、しかも、その延出方
向が第１の絶縁層３を介して抵抗膜２の中央側に延出さ
れていることである。即ち、導電層４が抵抗体膜２の両
端部の外方に実質的延出されていないことである。この
実質的とは、導電層４を形成するにあたり滲みやずれな
どのよって、導電層４が若干抵抗体膜２からずれる場合
があるためである。このような構成により、隣接しあう
抵抗体膜２の両端部間の距離ｄを非常に狭くすることが
でき、単体のチップ状電子部品では得られない素子寸法
の小型化に対応できることになる。

【００３７】また、この導電層４上にバンプ電極６が形
成されていることである。このバンプ電極６の形成は、
実質的に第２の絶縁層５の露出位置、形状によって規制
される。このバンプ電極６の形成位置によって、図４に
示すように、１つの素子領域におけるバンプ電極６、６
間のピッチ、幅方向に隣接しあう素子領域におけるバン
プ電極６、６間のピッチ及び縦方向に隣接しあう素子領
域におけるバンプ電極６のピッチのすべてを同一寸法ｄ
とすることができる。

【００３８】上述の電子部品の製造方法の工程流れを図
３に示す。

【００３９】まず絶縁基板となる大型セラミック基板を
形成する。

【００４０】次に、大型セラミック基板の各素子領域の
表面に抵抗体膜２を形成する。具体的には、例えば酸化
ルテニウムなどを主成分とする抵抗体ペーストを用いて
所定形状にスクリーン印刷を施して、乾燥後、約６００
℃で焼き付け処理を行う。

【００４１】次に、抵抗体膜２の長辺方向の両端部付近
の一部を露出して第１の絶縁層３を低融点ガラスペース
トの印刷・焼き付け処理により形成する。

【００４２】次に第１の絶縁層３から露出する抵抗体膜
２の両端部に接続し、第１の絶縁層３上で抵抗体膜２の
中央部方向に延びる一対の導体層４を導体ペーストの印
刷焼き付けにより形成する。

【００４３】次に、この一対の導電層４を用いて、抵抗
体膜２の抵抗値を測定しながら、所定抵抗値になるよう
レーザートリミングする。具体的には、レーザートリミ
ング装置と連動する抵抗値測定装置の計測プローブを一
対の導電層４に接触させて、抵抗値を測定しながら、一
対の導電層４間に位置する第１の絶縁層３及び抵抗体膜
２の一部にレーザー光線を照射して、トリミング処理を
行なう。

【００４４】即ち、第１の絶縁層３は、抵抗体膜２の両
端部付近を露出するように形成するため、この露出しあ
う部分の間の距離が、実質的な抵抗体膜２の長さとな
り、初期状態の抵抗値を決定する。

【００４５】また、第１の絶縁層３は、抵抗体膜２の中
央側において導電層４との短絡を防止し、中央部側への
引出しを可能にしている。

【００４６】さらに、第１の絶縁層３は、上述のレーザ
ートリミング時に、レーザー照射により抵抗体膜２にか
かる過度の衝撃を緩和している。

【００４７】次に、第１の絶縁層３に形成されたトリミ
ング部を被覆するとともに、導電層４上に形成されるバ
ンプ電極６の形成位置を規制する第２の絶縁層５を形成
する。この第２の絶縁層５は、例えば、導電層４の所定
位置に開口を有する印刷パターンを用いて、すくなとも
第１の絶縁層３の両端部間に被着形成されている。例え
ば、絶縁基板１の全面に絶縁ガラスペーストの印刷、焼
き付けされている。この場合、絶縁ガラスの代わりに熱
硬化型エポキシ系樹脂を使用してもよい。

【００４８】最後に、第２の絶縁層５の開口に半田ボー
ルを乗せてリフロー処理を施してバンプ電極６を形成す
る。この場合、窓あきパターン部に導体ペーストを印刷
焼き付けして形成しても良い。

【００４９】本発明品によれば、抵抗体膜２の両端部付
近に接続された導電層４は、第１の絶縁層３を介して、
その表面に中央側に延出されている。しかも、この導電
層４の任意の箇所にバンプ電極６が形成できる。例え
ば、絶縁基板１の１つの素子領域の寸法を０．６ｍｍ×
０．３ｍｍとした時、すべてのバンプ電極６、６のピッ
チを０．３ｍｍピッチとすることができる。すなわち、
バンプ電極６、６の間隔を十分確保でき、実装が容易に
なる。

【００５０】しかも、１つの絶縁基板１上に縦横に複数
の抵抗体膜２を有する抵抗体素子が形成されている。即
ち、電子、通信機器に必要な電子部品素子を、複数の抵
抗体素子を１つの絶縁基板１上に配置された電子部品に
よって供給できるため、１回の実装で複数の受動部品素
子を実装できるため、その実装効率が大きく向上する。

【００５１】また、導電層４の延出距離及びバンプ電極
６の形成位置によって、絶縁基板１上でみた時すべての
バンプ電極６の形成位置を、図４に示すように縦横に均
等距離に配置したり、また規則性、例えば千鳥状に配置
することもできる。即ち、電子・通信機器側の実装基板
の配線は引回しパターンが規則性をもって簡単に形成す
ることができる。これによっても実装効率が大きく向上
する。

【００５２】また、１つの絶縁基板１上に規則性をもっ
て任意に配置したバンプ電極６を、半田を介して実装基
板上に接合する。即ち、電子部品の実装面に半田接合部
分が規則性をもって点在させることができる。これによ
り、チップ型電子部品素子における高密度実装の限界で
あった半田接合時の端面部分の半田メニスカス部分が形
成されない。これによって、一層、高密度実装が可能と
なる。

【００５３】しかも、１つの絶縁基板１に対して半田接
合部分が点在することになるため、全体として接合強度
が向上する。

【００５４】また、バンプ電極６以外のすべての表面、
少なくとも第１の絶縁層３の両端部間、即ち、第１の絶
縁層３及び抵抗体膜２をトリミングした部分を第２の絶
縁体層５で覆うことで、実装時に配線パターンなどとの
間で短絡等が起こることがなく、修正した抵抗値特性を
安定して維持できる信頼性の優れた電子部品となる。

【００５５】尚、上述の実施例では、受動部品素子パタ
ーンとして、抵抗体膜２を用いて説明したが、抵抗体膜
２に変えて、電圧抵抗非直線性の抵抗体膜（バリスタ抵
抗体膜）を用いてバリスタ素子、所定インダクタンス成
分を有する導体膜を用いてインダクタ素子を形成しても
構わない。また、これらの素子を組み合わせた複合型電
子部品であってもよい。

【００５６】

【発明の効果】本発明では、受動部品素子の端子電極で
あるバンプ電極を、受動部品素子パターンを上面で折り
返す構造としたため、端子電極を引き出す為のスペース
を必要とせず、絶縁基板上に複数の受動部品素子を高集
積化することができる。これにより、電子・通信機器の
実装効率が向上する。

【００５７】またバンプ電極は折り返された導電層上の
任意の位置に形成できるため、所望のピッチに簡単に対
応でき、端子間のショートやマイグレーション等の問題
を引き起こす事のない高信頼性の電子部品となる。しか
も、接合強度が低下することがない電子部品を提供する
ことにある。

【図面の簡単な説明】

【図１】本発明の電子部品の概略外観斜視図である。

【図２】本発明の電子部品の要部断面図である。

【図３】本発明の電子部品の概略製造方法を示す工程流
れ図である。

【図４】本発明の電子部品のバンプ電極の配置例を示す
概略平面図である。

【符号の説明】

１・・・絶縁基板 ２・・・抵抗体膜 ３・・・第１の絶縁膜 ４・・・導体層 ５・・・第２の絶縁層 ６・・・バンプ電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基板上に縦横に配列された複数の受動部
   品素子パターンと、 前記受動部品素子パターンの両端部を除く表面に被着形
   成された第１の絶縁層と、 前記第１の絶縁層上に被着され、前記受動部品素子パタ
   ーンの両端部に接続し、且つ第１の絶縁体層上の素子中
   央方向に延びる一対の導体層と、 前記少なくとも導体層の一部を除く表面及び第１の絶縁
   層の両端部間に被着形成された第２の絶縁層と、 前記導体層の露出部分に形成され、前記第２の絶縁層か
   ら突出するバンプ電極とから成る電子部品。