JP2002270402A - チップ抵抗器 - Google Patents
チップ抵抗器Info
- Publication number
- JP2002270402A JP2002270402A JP2001067409A JP2001067409A JP2002270402A JP 2002270402 A JP2002270402 A JP 2002270402A JP 2001067409 A JP2001067409 A JP 2001067409A JP 2001067409 A JP2001067409 A JP 2001067409A JP 2002270402 A JP2002270402 A JP 2002270402A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrode
- trimming
- layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【課題】 精度良く調整された低抵抗値を有するチップ
抵抗器を得ること。 【解決手段】 基板５上に電極用ペーストを印刷乾燥し
て第１の電極１Ａを形成し、該第１の電極上１Ａに抵抗
用ペーストを印刷乾燥して抵抗層３を形成し、更に該抵
抗層３及び前記基板５上に第２の電極用ペースト１Ｂを
印刷した後焼成して、上下に三層構造のチップ抵抗器を
得る。また、作製されたチップ抵抗器にトリミングを施
して抵抗値を所定の値に調整する。
抵抗器を得ること。 【解決手段】 基板５上に電極用ペーストを印刷乾燥し
て第１の電極１Ａを形成し、該第１の電極上１Ａに抵抗
用ペーストを印刷乾燥して抵抗層３を形成し、更に該抵
抗層３及び前記基板５上に第２の電極用ペースト１Ｂを
印刷した後焼成して、上下に三層構造のチップ抵抗器を
得る。また、作製されたチップ抵抗器にトリミングを施
して抵抗値を所定の値に調整する。
Description
【０００１】
【発明が属する技術分野】本発明は低抵抗のチップ抵抗
器とくに抵抗値を低抵抗値に調整したチップ抵抗器に関
するものである。
器とくに抵抗値を低抵抗値に調整したチップ抵抗器に関
するものである。
【０００２】
【従来の技術】近年ＩＴ関連機器等の普及に伴って、回
路の高密度化、小型化等の観点から抵抗器においても、
チップ抵抗器が多用されている。ところで従来のチップ
抵抗器は、その平面図および側面図をそれぞれ図６及び
図７に示すように例えば、アルミナ、ステアタイト、フ
ォルステライト等の絶縁基板５上に、Ａｕ、Ａｇ又はＡ
ｕ−Ｐｔなどの貴金属或いはＣｕ、Ａｌ、Ｎｉなどをベ
ースとする導電性ペーストを、スクリーン印刷等により
印刷し、焼成して対をなす電極１を形成し、次に形成さ
れた一対の電極１上に、各電極間に跨るように例えばＰ
ｄ−Ａｇ系、或いはＰｄ−Ａｇ−ＲｕＯ２系等の抵抗体
ペーストを同様にスクリーン印刷などにより印刷して抵
抗体パターンを形成し、焼成して形成されている。ま
た、必要に応じて抵抗体保護用のオーバーコート及び側
面電極が設けられている。このように作製されたチップ
抵抗器１０では、その抵抗値は電極間における抵抗体
（膜）３の断面積、つまり、電極１間における抵抗体３
の幅Ｙと厚さＺとの積Ｙ×Ｚと長さＸによって決まるこ
とから、所定の抵抗値が得られるよう、通常はコンピュ
ータ制御されたレーザ等で、図８に示すようにその一部
Ｔ１を削り、抵抗体３の断面積Ｓ１を減少させることで
調整している。
路の高密度化、小型化等の観点から抵抗器においても、
チップ抵抗器が多用されている。ところで従来のチップ
抵抗器は、その平面図および側面図をそれぞれ図６及び
図７に示すように例えば、アルミナ、ステアタイト、フ
ォルステライト等の絶縁基板５上に、Ａｕ、Ａｇ又はＡ
ｕ−Ｐｔなどの貴金属或いはＣｕ、Ａｌ、Ｎｉなどをベ
ースとする導電性ペーストを、スクリーン印刷等により
印刷し、焼成して対をなす電極１を形成し、次に形成さ
れた一対の電極１上に、各電極間に跨るように例えばＰ
ｄ−Ａｇ系、或いはＰｄ−Ａｇ−ＲｕＯ２系等の抵抗体
ペーストを同様にスクリーン印刷などにより印刷して抵
抗体パターンを形成し、焼成して形成されている。ま
た、必要に応じて抵抗体保護用のオーバーコート及び側
面電極が設けられている。このように作製されたチップ
抵抗器１０では、その抵抗値は電極間における抵抗体
（膜）３の断面積、つまり、電極１間における抵抗体３
の幅Ｙと厚さＺとの積Ｙ×Ｚと長さＸによって決まるこ
とから、所定の抵抗値が得られるよう、通常はコンピュ
ータ制御されたレーザ等で、図８に示すようにその一部
Ｔ１を削り、抵抗体３の断面積Ｓ１を減少させることで
調整している。
【０００３】
【発明が解決しようとする課題】従来のチップ抵抗器１
０の構造では、以上のように抵抗体３は一対の電極１を
連結するようにその上に配置されており、電極間におけ
る抵抗体の断面積Ｓ１は小さくかつ、電極間距離Ｘは抵
抗膜厚Ｚに比して長く構成されている。しかも全体も例
えば、０．３×０．６mm程度の極めて小さいものである
ため、従来のチップ抵抗器１０は高い抵抗を得るには有
利であるが、低い抵抗値を得るのは容易ではなかった。
また、抵抗値の調整に際しても、従来は例えば抵抗体を
図８に示すように平面視直線状に或いはカギ形にトリミ
ングし、主に断面積Ｓ1（図３）を制御することで抵抗
値を制御しているが、その断面積Ｓ1が小さいためトリ
ミングによる調整には自ずから限度があり、調整範囲も
狭く所定の抵抗値を得ることは容易ではなかった。
０の構造では、以上のように抵抗体３は一対の電極１を
連結するようにその上に配置されており、電極間におけ
る抵抗体の断面積Ｓ１は小さくかつ、電極間距離Ｘは抵
抗膜厚Ｚに比して長く構成されている。しかも全体も例
えば、０．３×０．６mm程度の極めて小さいものである
ため、従来のチップ抵抗器１０は高い抵抗を得るには有
利であるが、低い抵抗値を得るのは容易ではなかった。
また、抵抗値の調整に際しても、従来は例えば抵抗体を
図８に示すように平面視直線状に或いはカギ形にトリミ
ングし、主に断面積Ｓ1（図３）を制御することで抵抗
値を制御しているが、その断面積Ｓ1が小さいためトリ
ミングによる調整には自ずから限度があり、調整範囲も
狭く所定の抵抗値を得ることは容易ではなかった。
【０００４】そこで、本発明の第１の目的は、チップ抵
抗器において従来のものよりも低い抵抗値、例えば１Ω
〜１ｋΩ程度の抵抗値が得られるようにするとともに、
抵抗体の断面積を増大してトリミングによる抵抗値の調
整を従来よりも高精度に行うことができるチップ抵抗器
を提供することである。他の目的は、抵抗値を調整する
ための新規なトリミング方法を施したチップ抵抗器を提
供することである。また、さらに他の目的は抵抗体の電
極間における断面積を増大することでノイズを低減する
とともに、電極間の距離を従来よりも大幅に短縮するこ
とで、電流集中による過電圧破壊を起こしにくいチップ
抵抗器を提供することである。
抗器において従来のものよりも低い抵抗値、例えば１Ω
〜１ｋΩ程度の抵抗値が得られるようにするとともに、
抵抗体の断面積を増大してトリミングによる抵抗値の調
整を従来よりも高精度に行うことができるチップ抵抗器
を提供することである。他の目的は、抵抗値を調整する
ための新規なトリミング方法を施したチップ抵抗器を提
供することである。また、さらに他の目的は抵抗体の電
極間における断面積を増大することでノイズを低減する
とともに、電極間の距離を従来よりも大幅に短縮するこ
とで、電流集中による過電圧破壊を起こしにくいチップ
抵抗器を提供することである。
【０００５】
【課題を解決するための手段】請求項１の発明は、絶縁
基板上に形成された第１の電極、第１の電極上に形成さ
れた抵抗体層、及び該抵抗体層および前記基板上に形成
された第２の電極からなり、抵抗値調整部を備えたこと
を特徴とするチップ抵抗器である。
基板上に形成された第１の電極、第１の電極上に形成さ
れた抵抗体層、及び該抵抗体層および前記基板上に形成
された第２の電極からなり、抵抗値調整部を備えたこと
を特徴とするチップ抵抗器である。
【０００６】請求項２の発明は、請求項１に記載された
チップ抵抗器において、前記抵抗値調整部は、前記第２
の電極を通して前記抵抗体層をトリミングしたトリミン
グ部分からなることを特徴とするチップ抵抗器である。
チップ抵抗器において、前記抵抗値調整部は、前記第２
の電極を通して前記抵抗体層をトリミングしたトリミン
グ部分からなることを特徴とするチップ抵抗器である。
【０００７】請求項３の発明は、請求項１に記載された
チップ抵抗器において、前記抵抗値調整部は、前記第２
の電極を通して前記抵抗体層をトリミングした第１のト
リミング部分、及び前記第２の電極面から抵抗体層を露
出させた部分において前記抵抗体層をトリミングした第
２のトリミング部分からなることを特徴とするチップ抵
抗器である。
チップ抵抗器において、前記抵抗値調整部は、前記第２
の電極を通して前記抵抗体層をトリミングした第１のト
リミング部分、及び前記第２の電極面から抵抗体層を露
出させた部分において前記抵抗体層をトリミングした第
２のトリミング部分からなることを特徴とするチップ抵
抗器である。
【０００８】なお、本願発明の前記目的は以下のチップ
抵抗器の製造方法を実施することにより達成される。基
板上に電極用材を印刷焼成して第１の電極を形成し、該
第１の電極上に抵抗用材を印刷焼成して抵抗体層を形成
し、かつ、該抵抗体層及び前記基板上に第２の電極用材
を印刷焼成してチップ抵抗器を製造し、トリミングを施
して抵抗値を調整する工程を更に含み、この工程は、第
２の電極及び抵抗体層を通してトリミングする第１のト
リミング工程、及び該第１のトリミング工程の終了後
に、前記第２の電極面から抵抗体層を露出させた部分に
おいて、前記抵抗体層をトリミングする第２のトリミン
グ工程からなることを特徴とするチップ抵抗器の製造方
法。
抵抗器の製造方法を実施することにより達成される。基
板上に電極用材を印刷焼成して第１の電極を形成し、該
第１の電極上に抵抗用材を印刷焼成して抵抗体層を形成
し、かつ、該抵抗体層及び前記基板上に第２の電極用材
を印刷焼成してチップ抵抗器を製造し、トリミングを施
して抵抗値を調整する工程を更に含み、この工程は、第
２の電極及び抵抗体層を通してトリミングする第１のト
リミング工程、及び該第１のトリミング工程の終了後
に、前記第２の電極面から抵抗体層を露出させた部分に
おいて、前記抵抗体層をトリミングする第２のトリミン
グ工程からなることを特徴とするチップ抵抗器の製造方
法。
【０００９】
【発明の実施の形態】図１は、本願発明の１実施形態の
チップ抵抗器１０Ａの構造を説明するための図である。
本発明のチップ抵抗器１０Ａは、従来と同様に例えばア
ルミナ基板５上に形成された金又は銀ペーストなどから
成る第１の電極１Ａ、第１の電極上に設けられた抵抗体
（層）３、および該抵抗体３上と基板５に設けられた第
２の電極１Ｂからなっている。つまり、本願発明のチッ
プ抵抗器１０Ａは、基板５上において、第１の電極１Ａ
と第２の電極１Ｂが抵抗体３を挟んで配置された３層構
造を成している。ここで、この実施形態の抵抗器１０Ａ
における第１及び第２の電極１Ａ．１Ｂ間における抵抗
体３の有効断面積Ｓ２は、例えば図３に示すように電極
１Ａ，１Ｂが抵抗体３を挟んた積層構造であるから、図
６乃至図８に示すように電極１Ａ，１Ｂ間に抵抗体ペー
ストを単に重ねて配置した従来構造における断面積Ｓ１
よりも大幅に拡大している（なお、前記有効断面積Ｓ２
は、抵抗体の露出部が存在するなどの理由から、厳密に
は幅が狭い方の上部の第２の電極１Ｂの幅Ｙと、抵抗体
３を挟んで重畳する第１および第２の電極１Ａ，１Ｂの
長さＸとの単純な積Ｘ×Ｙではないが、ほぼそれに近い
ものと見なすことができる）。また、電極間距離Ｚは抵
抗体の厚さに等しいから、この値も従来のもの（図６の
Ｘ）に比して大幅に短縮されており、この構成により従
来の抵抗器によりも低い抵抗値を得ることができる。な
お、第１および第２の電極，１Ａ、１Ｂは、両者が抵抗
体３を挟んで直接接触しない限りその大きさは自由であ
り、かつ形状についても、例えば以上で説明したように
互いに平行なものに限らず自由に選択することができ
る。
チップ抵抗器１０Ａの構造を説明するための図である。
本発明のチップ抵抗器１０Ａは、従来と同様に例えばア
ルミナ基板５上に形成された金又は銀ペーストなどから
成る第１の電極１Ａ、第１の電極上に設けられた抵抗体
（層）３、および該抵抗体３上と基板５に設けられた第
２の電極１Ｂからなっている。つまり、本願発明のチッ
プ抵抗器１０Ａは、基板５上において、第１の電極１Ａ
と第２の電極１Ｂが抵抗体３を挟んで配置された３層構
造を成している。ここで、この実施形態の抵抗器１０Ａ
における第１及び第２の電極１Ａ．１Ｂ間における抵抗
体３の有効断面積Ｓ２は、例えば図３に示すように電極
１Ａ，１Ｂが抵抗体３を挟んた積層構造であるから、図
６乃至図８に示すように電極１Ａ，１Ｂ間に抵抗体ペー
ストを単に重ねて配置した従来構造における断面積Ｓ１
よりも大幅に拡大している（なお、前記有効断面積Ｓ２
は、抵抗体の露出部が存在するなどの理由から、厳密に
は幅が狭い方の上部の第２の電極１Ｂの幅Ｙと、抵抗体
３を挟んで重畳する第１および第２の電極１Ａ，１Ｂの
長さＸとの単純な積Ｘ×Ｙではないが、ほぼそれに近い
ものと見なすことができる）。また、電極間距離Ｚは抵
抗体の厚さに等しいから、この値も従来のもの（図６の
Ｘ）に比して大幅に短縮されており、この構成により従
来の抵抗器によりも低い抵抗値を得ることができる。な
お、第１および第２の電極，１Ａ、１Ｂは、両者が抵抗
体３を挟んで直接接触しない限りその大きさは自由であ
り、かつ形状についても、例えば以上で説明したように
互いに平行なものに限らず自由に選択することができ
る。
【００１０】次に、本発明の抵抗器の製造方法について
説明する。まず、例えばアルミナセラミック基板５を受
け入れ、その基盤５上に導電性ペーストからなる電極用
ペーストを厚膜印刷或いはスクリーン印刷等により印刷
して電極パターンを形成し、それを乾燥して第１の電極
（層）１Ａを形成する。続いて、形成された第１の電極
（層）１Ａ上に、従来と同様抵抗体ペーストをスクリー
ン印刷、厚膜印刷などにより印刷し、乾燥（必要により
焼成）して抵抗体（層）３を形成し、更にその上に第２
の電極層１Ｂを印刷・焼成して、個々の構造が第２図に
示すような三層構造のチップ抵抗器１０Ａを基板上にお
いてマトリックス状に多数形成する。
説明する。まず、例えばアルミナセラミック基板５を受
け入れ、その基盤５上に導電性ペーストからなる電極用
ペーストを厚膜印刷或いはスクリーン印刷等により印刷
して電極パターンを形成し、それを乾燥して第１の電極
（層）１Ａを形成する。続いて、形成された第１の電極
（層）１Ａ上に、従来と同様抵抗体ペーストをスクリー
ン印刷、厚膜印刷などにより印刷し、乾燥（必要により
焼成）して抵抗体（層）３を形成し、更にその上に第２
の電極層１Ｂを印刷・焼成して、個々の構造が第２図に
示すような三層構造のチップ抵抗器１０Ａを基板上にお
いてマトリックス状に多数形成する。
【００１１】このように形成された個々のチップ抵抗器
１０Ａの抵抗値は、図３にＴ２で示すように、例えば、
レーザトリミング手段によって三層構造の抵抗器を削る
ことで所定の値に調整する。本発明ではトリミングの対
象となる実効断面積Ｓ２が従来の抵抗器に比べて大きい
ため、トリミングで削る面積に比して抵抗値の上昇が緩
慢である。従って、トリミング量を微調整することで、
抵抗値の調整を高精度で行うことができる。
１０Ａの抵抗値は、図３にＴ２で示すように、例えば、
レーザトリミング手段によって三層構造の抵抗器を削る
ことで所定の値に調整する。本発明ではトリミングの対
象となる実効断面積Ｓ２が従来の抵抗器に比べて大きい
ため、トリミングで削る面積に比して抵抗値の上昇が緩
慢である。従って、トリミング量を微調整することで、
抵抗値の調整を高精度で行うことができる。
【００１２】図４は、より精密に抵抗値を調整するため
のトリミング方法を説明するための図である。この実施
例においては、トリミングを行うのに先立って、まず上
部つまり第２の電極２Ｂを例えば図示のようにトリミン
グＴ２の幅よりも十分に広い範囲にわたって例えばコ字
状に抵抗体層を露出させておき、その露出部分Ｅで直接
抵抗体層に微細なトリミングＴ３を施すことで、抵抗値
をより精密に上昇制御することができる。なお、第２の
電極１Ｂから前記露出部の作成する方法は任意であり、
最初から前記電極のパターンとして形成しておくか、或
いはエッチング等により既に形成された前記電極の一部
を除去することで下側の抵抗体層を露出させることがで
きる。
のトリミング方法を説明するための図である。この実施
例においては、トリミングを行うのに先立って、まず上
部つまり第２の電極２Ｂを例えば図示のようにトリミン
グＴ２の幅よりも十分に広い範囲にわたって例えばコ字
状に抵抗体層を露出させておき、その露出部分Ｅで直接
抵抗体層に微細なトリミングＴ３を施すことで、抵抗値
をより精密に上昇制御することができる。なお、第２の
電極１Ｂから前記露出部の作成する方法は任意であり、
最初から前記電極のパターンとして形成しておくか、或
いはエッチング等により既に形成された前記電極の一部
を除去することで下側の抵抗体層を露出させることがで
きる。
【００１３】図５は、チップ抵抗器の抵抗調節を実際に
行う場合のトリミング方法を説明するための図である。
このトリミング方法は、図３に示すトリミングＴ２と図
４に示すトリミングＴ３を組み合わせたものである。つ
まり、まず、チップ抵抗器の第１電極の上から抵抗体層
を切り欠くことで第１段階のトリミングＴ２を行い、あ
る程度目標抵抗値まで抵抗値を上昇させた後、図４に示
すように、第２の電極から通常のトリミングの幅よりも
十分に広い範囲で例えばコ字状に抵抗体層を露出させた
部分Ｅに、直接微細なトリミングＴ３を施すことで、抵
抗値の微調整を行う。
行う場合のトリミング方法を説明するための図である。
このトリミング方法は、図３に示すトリミングＴ２と図
４に示すトリミングＴ３を組み合わせたものである。つ
まり、まず、チップ抵抗器の第１電極の上から抵抗体層
を切り欠くことで第１段階のトリミングＴ２を行い、あ
る程度目標抵抗値まで抵抗値を上昇させた後、図４に示
すように、第２の電極から通常のトリミングの幅よりも
十分に広い範囲で例えばコ字状に抵抗体層を露出させた
部分Ｅに、直接微細なトリミングＴ３を施すことで、抵
抗値の微調整を行う。
【００１４】本実施形態において、前記トリミング工程
は抵抗体にオーバーコートを施す前に実施するため、抵
抗値を正確に修正することができると共に、トリミング
した抵抗体部分も次工程でのオーバーコートで完全に密
閉することができる。
は抵抗体にオーバーコートを施す前に実施するため、抵
抗値を正確に修正することができると共に、トリミング
した抵抗体部分も次工程でのオーバーコートで完全に密
閉することができる。
【００１５】次に、抵抗値の調整されたチップ抵抗器の
抵抗体は、黒色の樹脂又はガラス材でオーバーコート印
刷が施された後乾燥され、更に印刷されたオーバーコー
ト上に抵抗器の標印を印刷して乾燥させる。このように
基板上にマトリックス状に形成された多数のチップ抵抗
器は、続く一次分割工程で各抵抗器の電極層の部分でバ
ーブレイク、つまり、各抵抗器の第１及び第２電極を結
ぶ線に対して直角に切断され、縦方向に複数のチップ抵
抗器が並んで配置されたバー状部材に切り分けられる。
このようにして得られた各バー状部材は、次工程におい
てその側面に電極用ペーストが印刷・焼成されて各抵抗
器の側面電極が形成される。側面電極が付与されたバー
状部材は次に二次分割工程においてチップブレイク、つ
まり個々のチップ抵抗器に切り分けられ、電界槽内にお
いて電極部分に例えばニッケル及び半田メッキが施され
てチップ抵抗器製品となる。本実施形態では、チップ抵
抗器を個々に分割した後にニッケルメッキを行うこと
で、電極部分を完全にニッケルメッキ膜で密封し、半田
付け時における半田くわれや半田付け後に電極が露出す
ることを防止している。また、ニッケルメッキ層の上に
さらに半田メッキを施し電極部分に半田の濡れ性を付与
している。
抵抗体は、黒色の樹脂又はガラス材でオーバーコート印
刷が施された後乾燥され、更に印刷されたオーバーコー
ト上に抵抗器の標印を印刷して乾燥させる。このように
基板上にマトリックス状に形成された多数のチップ抵抗
器は、続く一次分割工程で各抵抗器の電極層の部分でバ
ーブレイク、つまり、各抵抗器の第１及び第２電極を結
ぶ線に対して直角に切断され、縦方向に複数のチップ抵
抗器が並んで配置されたバー状部材に切り分けられる。
このようにして得られた各バー状部材は、次工程におい
てその側面に電極用ペーストが印刷・焼成されて各抵抗
器の側面電極が形成される。側面電極が付与されたバー
状部材は次に二次分割工程においてチップブレイク、つ
まり個々のチップ抵抗器に切り分けられ、電界槽内にお
いて電極部分に例えばニッケル及び半田メッキが施され
てチップ抵抗器製品となる。本実施形態では、チップ抵
抗器を個々に分割した後にニッケルメッキを行うこと
で、電極部分を完全にニッケルメッキ膜で密封し、半田
付け時における半田くわれや半田付け後に電極が露出す
ることを防止している。また、ニッケルメッキ層の上に
さらに半田メッキを施し電極部分に半田の濡れ性を付与
している。
【００１６】
【発明の効果】請求項１、２、に対応する効果：本発明
の抵抗器では、従来のチップ抵抗器に比して断面積を大
きくすることができ、かつ電極間距離を小さくとること
ができるので従来の抵抗体よりも低い抵抗値を得ること
ができ、かつ、電極間距離が小さいことにより、ノイズ
の抑制の効果が期待できるとともに、断面積を大きくか
つ電極間距離を小さくしたため、電流集中による過電圧
破壊が起こり難く、電圧特性を向上させることも可能で
ある。更に、抵抗値の調整を行う際に、本発明では抵抗
器の断面積を従来のものよりも大きくとることができる
ため、トリミングによる断面積の変化による抵抗値の変
化の割合を相対的に小さくすることができ、従来よりも
精密な調整が可能である。
の抵抗器では、従来のチップ抵抗器に比して断面積を大
きくすることができ、かつ電極間距離を小さくとること
ができるので従来の抵抗体よりも低い抵抗値を得ること
ができ、かつ、電極間距離が小さいことにより、ノイズ
の抑制の効果が期待できるとともに、断面積を大きくか
つ電極間距離を小さくしたため、電流集中による過電圧
破壊が起こり難く、電圧特性を向上させることも可能で
ある。更に、抵抗値の調整を行う際に、本発明では抵抗
器の断面積を従来のものよりも大きくとることができる
ため、トリミングによる断面積の変化による抵抗値の変
化の割合を相対的に小さくすることができ、従来よりも
精密な調整が可能である。
【００１７】請求項３に対応する効果：本発明の抵抗器
では、従来のチップ抵抗器に比して断面積を大きくする
ことができるため、まず、第２の電極の上からトリミン
グを施して目標抵抗値に近づけ、続いて第２の電極から
露出した抵抗体層部分に直接トリミングを施すことで、
抵抗値を精密に調整する２段階調整が可能となり、高い
精度で所定の抵抗値を得ることができる。
では、従来のチップ抵抗器に比して断面積を大きくする
ことができるため、まず、第２の電極の上からトリミン
グを施して目標抵抗値に近づけ、続いて第２の電極から
露出した抵抗体層部分に直接トリミングを施すことで、
抵抗値を精密に調整する２段階調整が可能となり、高い
精度で所定の抵抗値を得ることができる。
【図１】本発明のチップ抵抗器の構造を説明するための
平面図である。
平面図である。
【図２】図１のチップ抵抗器の断面図である。
【図３】抵抗器のトリミングの状態を示す斜視図であ
る。
る。
【図４】抵抗器の他のトリミングの状態を示す斜視図で
ある。
ある。
【図５】抵抗器のさらに他のトリミングの状態を示す斜
視図である。
視図である。
【図６】従来のチップ抵抗器の構成を示す平面図であ
る。
る。
【図７】図６のチップ抵抗器の側面図である。
【図８】従来のチップ抵抗器におけるトリミングの状態
を示す図である。
を示す図である。
１，１Ａ，１Ｂ…電極、３…抵抗体、５…基板、Ｓ１，
Ｓ２…電極間における抵抗体断面積
Ｓ２…電極間における抵抗体断面積
Claims (3)
- 【請求項１】 絶縁基板上に形成された第１の電極、第
１の電極上に形成された抵抗体層、及び該抵抗体層およ
び前記基板上に形成された第２の電極からなり、抵抗値
調整部を備えたことを特徴とするチップ抵抗器。 - 【請求項２】 請求項１に記載されたチップ抵抗器にお
いて、 前記抵抗値調整部は、前記第２の電極を通して前記抵抗
体層をトリミングしたトリミング部分からなることを特
徴とするチップ抵抗器。 - 【請求項３】 請求項１に記載されたチップ抵抗器にお
いて、 前記抵抗値調整部は、前記第２の電極を通して前記抵抗
体層をトリミングした第１のトリミング部分、及び前記
第２の電極面から抵抗体層を露出させた部分において、
前記抵抗体層をトリミングした第２のトリミング部分か
らなることを特徴とするチップ抵抗器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067409A JP4780689B2 (ja) | 2001-03-09 | 2001-03-09 | チップ抵抗器 |
| US10/093,374 US6856233B2 (en) | 2001-03-09 | 2002-03-11 | Chip resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067409A JP4780689B2 (ja) | 2001-03-09 | 2001-03-09 | チップ抵抗器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270402A true JP2002270402A (ja) | 2002-09-20 |
| JP4780689B2 JP4780689B2 (ja) | 2011-09-28 |
Family
ID=18925763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001067409A Expired - Fee Related JP4780689B2 (ja) | 2001-03-09 | 2001-03-09 | チップ抵抗器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6856233B2 (ja) |
| JP (1) | JP4780689B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165358A (ja) * | 2005-12-09 | 2007-06-28 | Rohm Co Ltd | チップ型コンデンサ |
| JP2020149984A (ja) * | 2019-03-11 | 2020-09-17 | パナソニックＩｐマネジメント株式会社 | チップ抵抗器 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6732422B1 (en) * | 2002-01-04 | 2004-05-11 | Taiwan Semiconductor Manufacturing Company | Method of forming resistors |
| JP2004070789A (ja) * | 2002-08-08 | 2004-03-04 | Brother Ind Ltd | ポインティングデバイス及びポインティングデバイスを備えた電子機器 |
| JP2005026525A (ja) * | 2003-07-03 | 2005-01-27 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
| JP2012502274A (ja) * | 2008-09-05 | 2012-01-26 | トップ・エンジニアリング・カンパニー・リミテッド | Ｍｅｍｓプローブ用カード及びその製造方法 |
| DE102016101249A1 (de) * | 2015-11-02 | 2017-05-04 | Epcos Ag | Sensorelement und Verfahren zur Herstellung eines Sensorelements |
| KR20220054306A (ko) * | 2019-09-04 | 2022-05-02 | 세미텍 가부시키가이샤 | 저항기, 그 제조 방법 및 저항기를 구비한 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185701A (ja) * | 1989-12-14 | 1991-08-13 | Koa Corp | 厚膜サーミスタ組成物 |
| JPH05217712A (ja) * | 1992-02-04 | 1993-08-27 | Koa Corp | チツプ型サーミスタ及びその製造方法 |
| JPH0677009A (ja) * | 1992-01-10 | 1994-03-18 | Koa Corp | 厚膜サーミスタ組成物及びその製造方法並びにこの組成 物を用いた厚膜サーミスタ及びその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2382024A (en) * | 1943-04-24 | 1945-08-14 | Bell Telephone Labor Inc | Resistor and method of making it |
| US3477055A (en) * | 1967-12-22 | 1969-11-04 | Gen Motors Corp | Thermistor construction |
| US3916366A (en) * | 1974-10-25 | 1975-10-28 | Dale Electronics | Thick film varistor and method of making the same |
| US4200970A (en) * | 1977-04-14 | 1980-05-06 | Milton Schonberger | Method of adjusting resistance of a thermistor |
| US4434416A (en) * | 1983-06-22 | 1984-02-28 | Milton Schonberger | Thermistors, and a method of their fabrication |
| US5169679A (en) * | 1988-10-11 | 1992-12-08 | Delco Electronics Corporation | Post-termination apparatus and process for thick film resistors of printed circuit boards |
| AU637370B2 (en) * | 1989-05-18 | 1993-05-27 | Fujikura Ltd. | Ptc thermistor and manufacturing method for the same |
| JP3180323B2 (ja) * | 1992-07-28 | 2001-06-25 | 松下電工株式会社 | 半導体薄膜サーミスタおよび赤外線検出素子 |
| WO1996004668A1 (en) * | 1994-08-05 | 1996-02-15 | Philips Electronics N.V. | Electrically resistive structure |
| JPH08241802A (ja) * | 1995-03-03 | 1996-09-17 | Murata Mfg Co Ltd | サーミスタ装置及びその製造方法 |
| US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
| JPH1126204A (ja) * | 1997-07-09 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
| JP2000164402A (ja) * | 1998-11-27 | 2000-06-16 | Rohm Co Ltd | チップ抵抗器の構造 |
| JP2001044006A (ja) * | 1999-07-27 | 2001-02-16 | Murata Mfg Co Ltd | チップ型サーミスタの製造方法および抵抗値調整方法 |
| US6401329B1 (en) * | 1999-12-21 | 2002-06-11 | Vishay Dale Electronics, Inc. | Method for making overlay surface mount resistor |
-
2001
- 2001-03-09 JP JP2001067409A patent/JP4780689B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-11 US US10/093,374 patent/US6856233B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185701A (ja) * | 1989-12-14 | 1991-08-13 | Koa Corp | 厚膜サーミスタ組成物 |
| JPH0677009A (ja) * | 1992-01-10 | 1994-03-18 | Koa Corp | 厚膜サーミスタ組成物及びその製造方法並びにこの組成 物を用いた厚膜サーミスタ及びその製造方法 |
| JPH05217712A (ja) * | 1992-02-04 | 1993-08-27 | Koa Corp | チツプ型サーミスタ及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165358A (ja) * | 2005-12-09 | 2007-06-28 | Rohm Co Ltd | チップ型コンデンサ |
| JP2020149984A (ja) * | 2019-03-11 | 2020-09-17 | パナソニックＩｐマネジメント株式会社 | チップ抵抗器 |
| JP7365539B2 (ja) | 2019-03-11 | 2023-10-20 | パナソニックＩｐマネジメント株式会社 | チップ抵抗器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4780689B2 (ja) | 2011-09-28 |
| US20020125985A1 (en) | 2002-09-12 |
| US6856233B2 (en) | 2005-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030132828A1 (en) | Resistor and method for fabricating the same | |
| WO2007029635A1 (ja) | チップ抵抗器及びその製造方法 | |
| JPH08306503A (ja) | チップ状電子部品 | |
| US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
| KR20030088496A (ko) | 다련 칩 저항기의 제조방법 | |
| JP2002270402A (ja) | チップ抵抗器 | |
| JP2001044001A (ja) | 薄膜型抵抗器の構造及び抵抗値調整方法 | |
| JP2007227718A (ja) | 抵抗素子を有する電子部品およびその製造法 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JP4295035B2 (ja) | チップ抵抗器の製造方法 | |
| JP2000269012A (ja) | 抵抗素子付きチップ型電子部品及びその製造方法 | |
| JP2002367818A (ja) | チップ形抵抗器 | |
| JP2003234057A (ja) | ヒューズ抵抗器およびその製造方法 | |
| JP2001035702A (ja) | 膜型抵抗器の構造 | |
| KR102527723B1 (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
| JP4729398B2 (ja) | チップ抵抗器 | |
| JPH10189305A (ja) | 角板型チップ抵抗器及びその製造方法 | |
| JP2002279883A (ja) | チップ型ヒューズ抵抗器及びその製造方法 | |
| CN110911069B (zh) | 电子组件及其制造方法 | |
| JP5135745B2 (ja) | チップ部品およびその製造方法 | |
| JP2001155903A (ja) | 電子部品 | |
| JPH11307304A (ja) | チップ抵抗器及びその製造方法 | |
| JP2007165358A (ja) | チップ型コンデンサ | |
| JPH10321404A (ja) | 抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110701 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4780689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |