KR20030088496A - 다련 칩 저항기의 제조방법 - Google Patents

Abstract

다련 칩 저항기는 이하의 방법으로 제조된다. 기판의 제 1면에 복수의 제 1 전극층이 형성되고, 제 1 전극층과 각각 전기적으로 접속되는 복수의 저항체가 기판의 제 1면에 형성된다. 기판에 제 1 전극층을 분리하는 복수의 슬릿이 형성되고, 기판의 슬릿의 단면에 형성된, 복수의 제 1 전극층의 슬릿에 접하는 단면에 이어지는 단면 전극이 형성된다. 기판이 복수의 슬릿으로 절단하여 단책형상 기판으로 분리된다. 복수의 저항체가 서로 도통하지 않도록 단면 전극의 부분이 제거된다. 이 제조방법에서는 단책형상 기판에 있어서의 복수의 단면 전극의 치수 정밀도를 향상시킬 수 있으며, 이로 인해, 단면 전극 사이의 절연 거리를 확실하게 유지할 수 있다. 따라서, 그 저항기를 실장 기판에 실장한 경우에 있어서의 실장 불량을 저감시킬 수 있다.

Description

다련 칩 저항기의 제조방법{Method for manufacturing chip resistor}

종래의 다련 칩 저항기의 제조방법은, 도 30~도 32에 나타낸 일본 실개평 3-30409호 공보에 개시되어 있다. 그 제조방법에서는, 소성 전의 그린 시트 상태의 세라믹 등에 의한 기판(120)의 양면에, 서로 연접하는 칩부(121)의 단책편에 브레이크하기 위한 세로 슬릿선(122)과, 단책편으로부터 칩부(121)에 브레이크하기 위한 가로 슬릿선(123)이 형성된다. 또한 가로세로 슬릿선(122, 123)의 교차부 및/또는 세로 슬릿선(122)의 중도부에 거의 타원형의 구멍(128)이 형성된다. 기판(120)은 소성된 후에 먼저 세로 슬릿선(122)을 따라 단책형상으로 브레이크되고, 그 후 세로 슬릿선(122)을 따른 단면 및 단책편 측부의 상하 양면에 한 쌍의 전극 단자(127)가 형성된다. 그 후, 전극 단자(127)에 양단 부분이 중복하도록 칩부의 상면에 저항막(124)이 인쇄 소성되고, 그 후, 각 저항막(124)이 레이저 트리밍된다. 그 후, 저항막(124)을 덮는 유리 코트가 형성된다.

상기한 종래의 다련 칩 저항기의 제조방법에 있어서는, 기판(120)은 그린 시트 상태로 세로 슬릿선(122)과 가로 슬릿선(123)과 거의 타원형의 구멍(128)이 형성된 후에 소성된다. 따라서 세로 슬릿선(122), 횡 슬릿선(123) 및 구멍(128)은 기판(120)의 미묘한 조성 편차나, 소성시의 미묘한 온도 편차에 의해 치수 편차가 발생한다. 이에 대처하기 위하여, 미세한 다련 칩 저항기를 제조하는 경우에는 기판(120)에 있어서의 개편형상 기판의 치수를 세로 방향과 가로 방향 각각에 매우 미세한 치수 랭크로 분류하고, 각각의 치수 랭크에 상당하는 전극 단자(127), 저항막(124), 유리 코트의 스크린 인쇄 마스크를 구비할 필요가 있다. 또한, 개편형상기판의 치수 랭크에 따라 마스크를 교환할 필요가 있어, 그 결과, 저항기의 제조공정이 상당히 번잡해 진다.

본 발명은 한 장의 기판 상에 형성된 복수의 저항체를 가지는 다련 칩 저항기의 제조방법에 관한 것이다.

도 1은 본 발명의 실시예 1에 있어서의 제조방법에 따라 얻어지는 다련 칩 저항기의 사시도.

도 2는 실시예 1에 있어서의 저항기의 단면도.

도 3은 실시예 1에 있어서의 제조방법에서 이용되는 시트형상 기판의 상면사시도.

도 4A와 도 4B는 실시예 1에 있어서의 다련 칩 저항기의 제조방법을 나타내는 상면도.

도 5A와 도 5B는 실시예 1에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 6A와 도 6B는 실시예 1에 있어서의 저항기의 제조방법을 나타내는 상면도.

도 7A와 도 7B는 실시예 1에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 8A와 도 8B는 실시예 1에 있어서의 저항기의 제조방법을 나타내는 상면도.

도 9A와 도 9B는 실시예 1에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 10A와 도 10B는 실시예 1에 있어서의 저항기의 제조방법을 나타내는 상면도.

도 11A와 도 11B는 실시예 1에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 12는 실시예 1에 있어서의 제조방법에서 이용되는 기판의 이면 사시도.

도 13은 실시예 1에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 14는 실시예 1에 있어서의 제조방법에서 이용되는 기판의 이면 사시도.

도 15는 실시예 1에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 16은 실시예 1에 있어서의 제조방법에서 이용되는 기판의 상면 사시도.

도 17은 실시예 1에 있어서의 제조방법에서 이용되는 단책형상 기판의 측면도.

도 18은 실시예 1에 있어서의 제조방법에서 이용되는 단책형상 기판의 상면 사시도.

도 19는 실시예 1에 있어서의 제조방법에서 이용되는 단책형상 기판의 이면 사시도.

도 20은 실시예 1에 있어서의 저항기의 제조방법을 나타내는 상면도.

도 21은 실시예 1에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 22는 실시예 1에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 23은 실시예 1에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 24는 본 발명의 실시예 2에 있어서의 다련 칩 저항기의 제조방법에서 이용되는 시트형상 기판의 측면도.

도 25는 실시예 2에 있어서의 제조방법에서 이용되는 기판의 상면 사시도.

도 26은 실시예 2에 있어서의 제조방법에서 이용되는 기판의 이면 사시도.

도 27은 실시예 2에 있어서의 저항기의 제조방법을 나타내는 상면도.

도 28은 실시예 2에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 29는 실시예 2에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 30은 실시예 2에 있어서의 저항기의 제조방법을 나타내는 단면도.

도 31은 종래의 다련 칩 저항기의 제조방법을 나타내는 사시도.

도 32는 종래의 저항기의 사시도.

도 33은 종래의 저항기의 제조방법을 나타내는 단면도.

저항기는 이하의 방법으로 제조된다. 기판의 제 1면에 복수의 제 1 전극층이 형성되고, 제 1 전극층과 각각 전기적으로 접속되는 복수의 저항체가 기판의 제 1면에 형성된다. 기판에 제 1 전극층을 분리하는 복수의 슬릿이 형성되고, 기판 슬릿의 단면에 형성된, 복수의 제 1 전극층의 슬릿에 접하는 단면과 이어지는 단면 전극이 형성된다. 기판이 복수의 슬릿으로 절단되어 부분 기판으로 분리된다. 복수의 저항체가 서로 도통하지 않도록 단면 전극의 부분이 제거된다.

(실시예 1)

도 1은 본 발명의 실시예 1에 있어서의 제조방법에 의해 얻어지는 다련 칩 저항기의 사시도, 도 2는 저항기의 단면도이다. 소성 완료된 96% 순도의 알루미나로 이루어지는 시트형상의 기판이 슬릿형상의 제 1 분할부와 제 1 분할부와 직교하는 제 2 분할부로 분할되어 개편화된 기판(1)이 얻어진다. 은을 주성분으로 하는 복수쌍의 상면 전극층(2)이 기판(1)의 상면에 형성된다. 산화 루테늄계의 복수의 저항체(3)는 상면 전극층(2)에 일부가 겹쳐지도록, 즉 전기적으로 접속되도록 기판(1)의 상면에 형성된다. 유리를 주성분으로 하는 제 1 보호층(4)은 저항체(3)를 완전하게 덮도록 형성된다. 트리밍 홈(5)은 상면 전극층(2) 사이의 저항체(3)의 저항치를 수정하기 위하여 제 1 보호층(4)과 저항체(3)에 설치된다. 은계의 도전성 수지로 이루어지는 복수쌍의 밀착층(6)은 상면 전극층(2)의 일부에 겹쳐지도록, 상면 전극층(2)과 기판(1)의 단면에 있어서 면일하게 되도록 형성된다. 수지를 주성분으로 하는 제 2 보호층(7)은 제 1 보호층(4)을 덮어 밀착층(6)의 일부에 겹쳐지도록 형성된다. 복수쌍의 단면 전극(8)은 기판(1)의 단연에 설치되고, 동시에 상면 전극층(2)에 전기적으로 접속된다. 단면 전극(8)은 기판(1)의 단면, 상면 전극층(2)의 단면 및 밀착층(6)의 단면에 겹쳐짐과 동시에, 기판(1)의 이면의 단부를 덮도록 거의 L자형으로 형성되어 있다. 니켈 도금으로 이루어지는 제 1 도금막(9)은 단면 전극(8)과 밀착층(6)에 노출되어 있는 상면을 덮도록 거의 コ자형으로 형성된다. 주석 도금으로 이루어지는 제 2 도금막(10)은 제 1 도금막(9)을 덮더록 거의 コ자형으로 형성된다.

실시예 1에 있어서의 상기 저항기의 제조방법을 설명한다.

도 3은 실시예 1에 있어서의 다련 칩 저항기의 제조방법에서 이용되는 시트형상 기판의 상면 사시도이다. 도 4A~도 11B는 실시예 1에 있어서의 제조 방법을 나타내는 단면도와 상면도이다. 도 12는 그 제조 방법에서 이용되는 기판의 이면 사시도이다. 도 13은 그 제조방법을 나타내는 단면도이다. 도 14는 그 제조 방법에서 이용되는 기판의 이면 사시도이다. 도 15는 그 제조방법을 나타내는 단면도이다. 도 16은 그 제조방법에서 이용되는 기판의 상면 사시도이다. 도 17~도 19는 그 제조방법에서 이용되는 단책형상 기판의 측면도와 사시도이다. 도 20은 그 제조방법을 나타내는 상면도이다. 도 21~도 23은 그 제조방법을 나타내는 단면도이다.

먼저, 도 3, 도 4A, 도 5A에 나타낸 바와 같이, 소성 완료된 96% 순도의 알루미나로 이루어지는 두께 0.2mm의 절연성을 갖는 시트형상 기판(11)을 준비한다. 시트형상 기판(11)은, 도 3에 나타낸 바와 같이, 전(全) 주위의 단부에 최종적으로는 저항기가 되지 않는 거의 ㅁ자 형상의 불필요 영역부(11a)를 갖는다.

다음으로, 도 3, 도 4B, 도 5B에 나타낸 바와 같이, 시트형상의 기판(11)의 상면에 스크린 인쇄 공법으로 은을 주성분으로 하는 복수쌍의 상면 전극층(12)을 형성한다. 그리고, 피크 온도 850℃의 소성 프로파일로 상면 전극층(12)을 소성함으로써 안정되게 한다.

다음으로, 도 3, 도 6A, 도 7A에 나타낸 바와 같이, 상면 전극층(12)을 걸치도록, 스크린 인쇄 공법으로 산화 루테늄계의 복수의 저항체(13)를 형성하고, 피크 온도 850℃의 소성 프로파일로 저항체(13)를 소성함으로써 안정되게 한다.

다음으로, 도 6B, 도 7B에 나타낸 바와 같이, 복수의 저항체(13)를 덮도록, 스크린 인쇄 공법으로 복수의 유리를 주성분으로 하는 제 1 보호층(14)을 형성하고, 피크 온도 600℃의 소성 프로파일로 제 1 보호층(14)을 소성함으로써 안정되게 한다.

다음으로, 도 8A, 도 9A에 나타낸 바와 같이, 상면 전극층(12) 사이의 저항체(13)를 그 저항치를 일정한 값으로 수정하기 위하여, 레이저 트리밍 공법으로 트리밍하여 복수의 트리밍 홈(15)을 형성한다.

다음으로, 도 8B, 도 9B에 나타낸 바와 같이, 상면 전극층(12)의 일부에 겹쳐지도록, 스크린 인쇄 공법으로 은계의 도전성 수지로 이루어지는 복수쌍의 밀착층(16)을 형성하고, 피크 온도 200℃의 경화 프로파일로 밀착층(16)을 경화시킴으로써 안정되게 한다.

다음으로, 도 10A, 도 11A에 나타낸 바와 같이, 도면 상의 세로 방향으로 늘어선 복수의 제 1 보호층(14)을 덮고, 밀착층(16)의 일부에 겹쳐지도록 스크린 인쇄 공법으로 수지를 주성분으로 하는 복수의 제 2 보호층(17)을 형성하고, 피크 온도 200℃의 경화 프로파일로 제 2 보호층(17)을 경화시킴으로써 안정되게 한다.

다음으로, 도 3, 도 10B, 도 11B에 나타낸 바와 같이, 제 2 보호층(17)을 형성한 시트형상의 기판(11) 전주위의 단부에 형성된 불필요 영역부(11a)를 제외하고, 상면 전극층(12) 및 밀착층(16)을 분리하고 기판(11)을 복수의 단책형상의 부분 기판인 단책형상 기판(11b)으로 분할하기 위한 제 1 분할부인 상하방향으로 관통한 슬릿(18)을 다이싱 공법으로 복수 형성한다. 불필요 영역부(11a)를 제외하고 다이싱 공법으로 복수의 슬릿(18)을 형성하고 있어 슬릿(18)을 형성한 후에도 복수의 단책형상 기판(11b)은 불필요 영역부(11a)와 이어져 있기 때문에, 기판(11)은 시트 상태이다.

다음으로, 도 12, 도 13에 나타낸 바와 같이, 스파터 공법을 이용하여 기판(11)의 이면측으로부터 기판(11)의 이면 전체와 복수의 슬릿(18)의 내면에 있어서의 기판(11)의 단면, 상면 전극층(12)의 단면 및 밀착층(16)의 단면에, 기판(11)으로의 부착성이 좋은 니켈 크롬 박막으로 이루어지는 단면 전극(19)을 박막기술로 형성한다.

다음으로, 도 14, 도 15에 나타낸 바와 같이, 시트형상 기판(11)의 이면 전체에 형성된 단면 전극(19)에 있어서의 불필요 부분, 즉 기판(11)의 이면에 있어서의 거의 중앙 부분을 약 0.3mm 지름의 스폿 지름을 갖는 레이저의 조사에 의해 약 0.3mm 폭으로 증발시켜 박리 제거한다. 이로 인해 기판(11)의 이면에 있어서의 슬릿(18)에 근접하는 부분에 단면 전극(19)의 일부를 구성하는 이면 전극(20)을 형성한다.

다음으로, 도 16에 나타낸 바와 같이, 다이싱 공법에 의해 상하 방향으로 관통한 슬릿(18)을 형성하여 이루어지는 기판(11)을 불필요 영역부 제거 파레트(도시하지 않음)에 올려, 도 16에 있어서의 복수의 슬릿(18)의 양단부를 각각 연결하는 선(18a)을 따라 절단한다. 이로 인해 불필요 영역부(11a)의 일부가 제거됨과 동시에, 기판(11)이 복수의 단책형상 기판(11b)으로 분리된다.

다음으로, 도 17에 나타낸 바와 같이, 단면 전극(19)을 상하로, 동시에 제 2 보호층(17)이 아랫쪽을 향하도록 경사지게 하여 복수의 단책형상 기판(11b)을 가로 방향으로 나란히 늘어 놓는다. 기판(11b)의 한 쪽 단면과 이 한 쪽 단면에 인접하는 이면의 일부에 형성된 단면 전극(19)과 이면 전극(20)에 있어서의 복수의 이웃하는 저항체(13) 사이에 위치하는 부분을 제 2 보호층(17)의 반대쪽부터 레이저(L1)로 제거한다. 이 경우, 단책형상 기판(11b)에 레이저(L1)가 단책형상 기판(11b)의 표면과 평행하지 않은 각도로 조사한다. 이로 인해 이웃하는 저항체(13)끼리는 도통하지 않는다. 그 후, 단책형상 기판(11b)의 다른 쪽 단면과 이 다른 쪽 단면에 인접하는 이면의 일부에 형성된 단면 전극(19)과 이면 전극(20)에 있어서의 복수의 이웃하는 저항체(13) 사이에 위치하는 부분을 상기와 마찬가지로 하여 레이저로 제거한다.

이로 인해, 도 18, 도 19에 나타낸 바와 같이, 단면 전극(19)과 이면 전극(20)에 있어서의 복수의 저항체(13) 사이에 위치하는 부분에 극간(21)이 형성된다. 극간(21)은 단면 전극(19) 및 이면 전극(20)을 저항체(13)에 각각 대응하는 복수의 쌍으로 분리한다. 이로 인해, 복수의 저항체(13)는 서로 도통하지 않는다.

다음으로, 도 18, 도 19에 나타내는 제 2 분할부(22)에 의해, 단책형상 기판(11b)을 도 20, 도 21에 나타낸 바와 같이 4개의 저항체(13)를 갖는 개편형상기판(11c)으로 분할한다.

제 2 분할부(22)는 레이저 스크라이브에 의해 형성된다. 먼저, 레이저로 분할홈을 형성하고, 그 후, 일반적인 분할 설비에 의해 분할홈의 부분을 분할하여 개편형상 기판(11c)으로 분할한다. 즉, 분할부(22)를 형성할 때마다 단책형상 기판(11b)은 개편화되는 것이 아니라, 2단계로 개편화된다. 또한, 제 2 분할부(22)는 다이싱 공법으로 형성할 수도 있으며, 이 경우는, 제 2 분할부(22)를 형성할 때마다 단책형상 기판(11b)은 개편화된다.

다음으로, 도 22에 나타낸 바와 같이, 개편형상 기판(11c)에 있어서의 단면 전극(19)과 노출되어 있는 밀착층(16)의 상면 및 이면 전극(20)을 덮는, 두께가 약 2~6㎛이고, 동시에 땜납의 확산 방지 또는 내열성이 뛰어난 니켈 도금으로 이루어지는 제 1 도금막(23)을 전기 도금 공법으로 형성한다. 그 후, 도 23에 나타낸 바와 같이, 다시 전기 도금 공법을 이용하여, 니켈 도금으로 이루어지는 제 1 도금막(23)을 덮도록, 두께가 약 3~8㎛이고, 동시에 납땜성이 좋은 주석 도금으로 이루어지는 제 2 도금막(24)을 형성한다. 이상의 제조 방법으로 실시예 1에 있어서의 다련 칩 저항기는 제조된다.

또한, 상기 제조방법에 있어서는, 제 2 도금막(24)은 주석 도금으로 구성하고 있다. 그러나 이에 한정되는 것이 아니라, 주석 합금계의 재료로 이루어지는 도금이어도 좋으며, 이 경우는, 리프로 납땜시에 안정되게 저항기를 납땜할 수 있다.

또한, 상기 제조방법에 있어서는, 저항체(13) 등을 덮는 보호층은, 저항체(13)를 덮는 유리를 주성분으로 하는 제 1 보호층(14)과, 제 1 보호층(14)과트리밍홈(15)을 덮는 수지를 주성분으로 하는 제 2 보호층(17)의 2층으로 구성되어 있다. 따라서 제 1 보호층(14)으로 레이저 트리밍시의 크랙의 발생을 방지하고 전류 잡음을 작게 할 수 있으며, 또한 수지를 주성분으로 하는 제 2 보호층(17)으로 저항체(13) 전체가 덮혀지기 때문에, 저항기는 우수한 내습성을 확보할 수 있다.

상기 제조방법에 있어서는, 상면 전극층(12)과 밀착층(16)은 시트형상 기판(11)에 형성된 슬릿(18)의 내면에 있어서 면일하게 되도록 형성된다. 따라서, 슬릿(18)의 내면에 단면 전극(19)을 박막법으로 형성하는 경우, 슬릿(18)의 내면에 있어서의 시트형상 기판(11)의 단면과 상면 전극층(12)의 단면과 밀착층(16)의 단면에 박막으로 이루어지는 단면 전극(19)을 연속하여 안정되게 형성할 수 있다.

또한 상기 제조방법에 있어서는, 상면 전극층(12)의 일부에 겹쳐지도록 도전성 수지로 이루어지는 밀착층(16)이 형성되어 있다. 따라서 시트형상 기판(11)에 형성된 슬릿(18)의 내면에 단면 전극(19)을 박막법으로 형성하는 경우, 밀착층(16)의 존재에 의해, 상면 전극층(12)과 박막으로 이루어지는 단면 전극(19)의 접촉 면적을 크게 할 수 있다. 이로 인해, 상면 전극층(12)과 단면 전극(19)의 전기적 접속의 신뢰성을 높일 수 있다.

상기 제조방법에 있어서는 단면 전극(19)을 스파터 공법을 이용하여 니켈 크롬 박막 한 층으로 형성하고 있다. 이에 한정되지 않고, 단면 전극(19)은 크롬계, 구리계, 니켈계 등의 복수의 박막으로 형성될 수도 있으며, 이 경우는, 단면 전극(19)의 상면에 도금막을 용이하게 형성할 수 있어, 도금막의 밀착력이 강해진다.

또한 상기 제조방법에 따라 제조한 다련 칩 저항기는, 다이싱 공법에 의해 형성된 제 1 분할부를 구성하는 슬릿(18) 및 레이저 스크라이브에 의해 형성된 제 2 분할부(22)의 간격이 정확(±0.005mm 이내)함과 동시에, 단면 전극(19), 제 1 도금막(23), 제 2 도금막(24)의 두께도 정확하다. 따라서, 완성한 4련의 다련 칩 저항기의 전장 및 전폭은, 정확하게 길이 0.6㎜×폭 1.2㎜가 된다. 또한, 상면 전극층(12) 및 저항체(13)의 패턴 정밀도에 관한 개편형상 기판의 치수 랭크 분류가 불필요함과 동시에, 개편형상기판의 하나의 치수 랭크 내에서 치수 편차를 고려할 필요가 없다. 따라서, 저항체(13)의 유효 면적은 종래의 저항기보다 크게 할 수 있다. 즉, 종래의 저항기품에 있어서의 저항체는 길이 0.20㎜×폭 0.19㎜인 것에 대하여, 실시예 1에 있어서의 저항기의 저항체(13)는 길이 0.25㎜×폭 0.24㎜가 되어 종래의 것의 약 1.6배 이상의 면적이 된다.

상기 제조방법에 있어서는, 제 1 분할부를 구성하는 복수의 슬릿(18)을 다이싱 공법을 이용하여 형성함과 동시에, 개편형상 기판의 치수 분류가 불필요한 시트형상의 기판(11)이 이용된다. 따라서, 종래와 같은 개편형상 기판의 치수 분류는 불필요하게 되며, 이로 인해, 공정의 번잡함을 없앨 수 있어, 반도체 등에서 일반적인 다이싱 설비를 이용하여 시트형상의 기판(11)을 용이하게 분할할 수 있다.

상기 제조방법에 있어서는, 시트형상의 기판(11)에, 상면 전극층(12)을 분리하기 위한 복수의 관통한 슬릿(18)을 형성하고, 시트형상의 기판(11)을 분할하여 복수의 저항체(13)를 갖는 개편형상 기판(11c)을 얻는다. 따라서, 종래의 제조방법과 같은 개편형상 기판의 치수 분류는 불필요하게 되며, 따라서 종래의 제조방법과같은 개편형상 기판의 치수 랭크에 따라 마스크를 교환한다고 하는 공정을 없앨 수 있어, 저항기의 제조공정을 간략화할 수 있다.

상기 제조방법에 있어서는, 시트형상의 기판(11)의 이면 전체에 스파터 공법에 따른 박막 기술로 단면 전극(19)을 형성한 후, 슬릿(18)에 근접하는 부분 이외의 개소, 즉 시트형상의 기판(11)의 이면에 있어서의 거의 중앙부분을 약 0.3mm 지름의 스폿 지름을 갖는 레이저의 조사에 의해, 약 0.3mm 폭으로 증발시켜 박리 제거한다. 이로 인해, 시트형상 기판(11)의 이면에 있어서의 슬릿(18)에 근접하는 부분에 단면 전극(19)의 일부를 구성하는 이면 전극(20)이 형성된다. 따라서, 개편형상 기판(11c)의 이면에 위치하는, 단면 전극(19)의 일부인 이면 전극(20)의 치수 정밀도를 향상시킬 수 있으며, 이로 인해, 쌍을 이루는 단면 전극(19)의 일부인 이면 전극(20) 사이의 절연 거리도 확실하게 유지할 수 있다. 따라서 다련 칩 저항기를 그 이면에서 실장 기판에 실장한 경우에 있어서의 실장 불량도 저감시킬 수 있다.

상기 제조방법에 있어서는, 제 2 보호층(17)은 수지로 형성된다. 그리고 상면 전극층(12)을 분리하기 위한 복수의 관통한 슬릿(18)이 형성된 시트형상 기판(11)의 이면측으로부터, 시트형상 기판(11)의 이면에 있어서의 슬릿(18)에 근접하는 부분과, 슬릿(18)의 내면에 있어서의 시트형상 기판(11)의 단면과, 상면 전극층(12)의 단면과, 밀착층(16)의 단면에, 박막 기술에 의해 단면 전극(19)의 일부를 구성하는 이면 전극(20)과 단면 전극(19)이 형성된다. 그 후, 시트형상 기판(11)이 슬릿(18)의 부분에서 절단되어 단책형상 기판(11b)으로 분리된다. 그후, 이웃하는 저항체(13)끼리가 도통하지 않도록, 단책형상 기판(11b)에 형성되어 있는 이면 전극(20)과 단면 전극(19)의 불필요 부분을 수지제의 제 2 보호층(17)이 있는 쪽과 반대쪽부터 레이저로 제거한다. 그 때에, 단책형상 기판(11b)을 경사지게 함으로써, 단책형상 기판(11b)과 레이저 사이의 각도에 의해 수지제의 제 2 보호층(17)이 레이저로 손상을 받지 않고, 단책형상 기판(11b) 상의 이면 전극(20)과 단면 전극(19)의 불필요 부분을 레이저로 확실하게 제거할 수 있다. 이로 인해, 복수의 단면 전극(19) 사이의 절연 거리와, 복수의 이면 전극(20) 사이의 절연 거리를 확실하게 유지할 수 있다.

또한, 실시예 1에 있어서는, 복수의 단책형상 기판(11b)을 제 2 보호층(17)이 아랫쪽을 향하도록 경사지게 하여 제 2 보호층(17)의 반대쪽부터 레이저로 제거한다. 그러나, 단책형상 기판(11b)을 1개씩 제 2 보호층(17)이 아랫쪽을 향하도록 경사지게 하여, 이면 전극(20)과 단면 전극(19)에 있어서의 이웃하는 저항체(13) 사이에 위치하는 부분을 제 2 보호층(17)이 있는 쪽과 반대측부터 레이저로 제거할 수도 있으며, 이 경우도, 실시예 1과 마찬가지로, 수지제의 제 2 보호층(17)이 레이저로 손상을 받지 않는다. 또한 상기와 마찬가지로 복수의 단면 전극(19) 사이의 절연 거리와, 단면 전극(19)의 일부를 구성하는 복수의 이면 전극(20) 사이의 절연 거리를 확실하게 유지할 수 있다.

또한 실시예 1에 있어서는, 이면 전극(20)과 단면 전극(19)을 형성한 복수의 단책형상 기판(11b)을 가로 방향으로 나란히 늘어놓음과 동시에, 단책형상 기판(11b)을 제 2 보호층(17)이 아랫쪽을 향하도록 경사지게 한다. 그러나, 제 2보호층(17)이 수지제가 아니면, 복수의 단책형상 기판(11b)은 수직으로 세워 가로 방향으로 나란히 늘어놓을 수 있다. 또한 단책형상 기판(11b)은 가로방향으로 늘어놓을 필요는 없으면, 세로로 한개씩 단책형상 기판(11b)을 세워도 된다.

실시예 1에 있어서는, 이면 전극(20)과 단면 전극(19)을 형성한 복수의 단책형상 기판(11b)을 가로로 나란히 늘어놓음과 동시에, 수지제의 제 2 보호층(17)이 아랫쪽을 향하도록 경사지게 한다. 단책형상 기판(11b)의 표면과 레이저가 평행하지 않은 각도를 취하여, 이면 전극(20)과 단면 전극(19)에 있어서의 복수의 저항체(13) 사이에 위치하는 부분을 제 2 보호층(17)의 반대측부터 레이저로 제거한다. 이 이외에, 예를 들면 도 18에 나타낸 바와 같이, 이면 전극(20)과 단면 전극(19)을 형성한 단책형상 기판(11b)을 복수 상하 방향으로 나란히 늘어놓던가, 혹은 각 단책형상 기판(11b)을 가로로 두거나, 혹은 복수의 단책형상 기판(11b)을 수직으로 세워 가로로 나란히 늘어놓거나, 혹은 각 단책형상 기판(11b)을 한 개씩 세로로 세워, 복수의 저항체(13)끼리가 도통하지 않도록 이면 전극(20)과 단면 전극(19)에 있어서의 복수의 저항체(13) 사이에 위치하는 부분을 레이저로 제거할 수도 있다. 이 경우도, 단책형상 기판(11b)의 이면과 단면에 형성되어 있는 이면 전극(20)과 단면 전극(19)의 불필요 부분을 레이저로 확실하게 제거할 수 있기 때문에, 복수의 단면 전극(19) 사이의 절연 거리와, 단면 전극(19)의 일부를 구성하는 복수의 이면 전극(20) 사이의 절연 거리를 확실하게 유지할 수 있다. 따라서, 다련 칩 저항기를 실장 기판에 실장한 경우에 있어서의 실장불량을 저감시킬 수 있다.

실시예 1에 있어서는, 단책형상 기판(11b)을 제 2 보호층(17)이 아랫쪽을 향하도록 경사지게 함으로써, 단책형상 기판(11b)과 레이저가 평행하지 않은 각도를 취하고 있었지만, 이것과는 반대로, 레이저의 조사방향을 단책형상 기판(11b)의 이면에 대하여 경사지게 함으로써, 단책형상 기판(11b)과 레이저와의 사이에 각도를 부여할 수도 있으며, 이 경우도, 실시예 1과 마찬가지의 작용 효과를 갖는다.

실시예 1에 있어서는, 4련의 다련 칩 저항기에 대해서 설명하였지만, 레이저 스크라이브에 의한 제 2 분할부(22)의 설정 개소를 변화시킴으로써, 2련 이상의 다련 칩 저항기를 용이하게 제조할 수 있다.

실시예 1에 있어서는 단책형상 기판(11b)이 대향하는 변에 전극이 형성되었지만, 한쪽 변에 형성되어도 실시예 1의 전극을 분리하는 기술은 적용할 수 있어, 마찬가지의 효과를 갖는다.

(실시예 2)

이하, 본 발명의 실시예 2에 있어서의 다련 칩 저항기의 제조방법에 대하여 도면을 참조하면서 설명한다. 실시예 2에 있어서의 제조방법은, 상기 실시예 1에 있어서의 제조방법과 일부가 다를 뿐으로, 동일한 부분의 설명을 생략하고, 다른 점만을 설명한다. 즉, 실시예 2에 있어서의 다련 칩 저항기의 제조방법은, 실시예 1에 있어서의 도 14, 도 15에 나타낸 이면 전극(20)을 형성하는 공정까지는 같다. 그 이후의 공정에 대해서, 실시예 1과 동일 부품에 대해서는 동일 부호를 붙여 설명한다.

실시예 1의 도 14, 도 15에 나타낸 바와 같이 이면 전극(20)을 형성한 후,도 24에 나타낸 바와 같이, 제 2 보호층(17)과 단면 전극(19)과 이면 전극(20)을 형성한 시트형상 기판(11)을 제 2 보호층(17)이 아랫쪽을 향하도록 경사지게 한다. 그리고, 시트형상 기판(11)의 표면과 레이저(L2)가 평행하지 않은 각도를 취하여, 복수의 저항체(도시하지 않음)끼리가 도통하지 않도록, 슬릿(18)의 내면에 있어서의 시트형상 기판(11)의 단면, 상면 전극층(12)의 단면 및 밀착층(16)의 단면에 형성된 단면 전극(19)의 한 쪽 및 기판(11)의 이면에 있어서의 슬릿(18)에 근접하는 부분에 형성된 이면 전극(20)의 한 쪽에 있어서의 복수의 저항체(도시하지 않음)13 사이에 위치하는 부분을 제 2 보호층(17)과 반대측부터 레이저(L2)로 제거한다. 그 후, 단면 전극(19)의 다른 쪽 및 이면 전극(20)의 다른 쪽에 있어서의 복수의 저항체(도시하지 않음) 사이에 위치하는 부분을 상기와 마찬가지로 레이저로 제거한다. 이로 인해, 도 25, 도 26에 나타낸 바와 같이, 단면 전극(19)과 이면 전극(20)에 있어서의 복수의 저항체(도시하지 않음) 사이에 위치하는 부분에 극간(21a)이 형성된다. 따라서, 단면 전극(19) 및 이면 전극(20)은 극간(21a)에 의해, 저항체(도시하지 않음)에 각각 대응하는 복수의 쌍으로 분리된다. 이 분리에 의해, 복수의 저항체(도시하지 않음)끼리는 도통하지 않는다.

다음으로, 도 25에 나타낸 바와 같이, 시트형상 기판(11)의 전 주위의 단부에 형성된 불필요 영역부(11a)를 제외하고, 시트형상 기판(11)에 제 1 분할부를 구성하는 슬릿(18)과 직교하는 방향으로 복수의 제 2 분할부(22a)가 형성된다. 시트형상의 기판(11)은 복수의 단책형상 기판(11b)에, 복수의 저항체(13)가 4개의 저항체마다 각각 분리되어 도 27, 도 28에 나타낸 4개의 저항체(13)를 갖는 개편형상기판(11c)으로 분할된다.

제 2 분할부(22a)는 레이저 스크라이브에 의해 실시예 1과 마찬가지로 형성된다.

그 후, 도 29에 나타낸 바와 같이, 개편형상 기판(11c)에 있어서의 단면 전극(19)과 노출되어 있는 밀착층(16)의 상면 및 이면 전극(20)을 덮도록, 두께가 약 2~6㎛이고, 동시에 땜납의 확산 방지 또는 내열성이 뛰어난 니켈 도금으로 이루어지는 제 1 도금막(23)을 전기 도금 공법을 이용하여 형성한다. 그 후, 도 30에 나타낸 바와 같이, 다시 전기 도금 공법을 이용하여, 니켈 도금으로 이루어지는 제 1 도금막(23)을 덮도록, 두께가 약 3~8㎛이고, 동시에 납땜성이 좋은 주석 도금으로 이루어지는 제 2 도금막(24)을 형성한다. 이상의 제조공정에 의해, 실시예 2에 있어서의 다련 칩 저항기를 얻을 수 있다.

실시예 2에 있어서의 제조방법에 있어서는, 상면 전극층(12)을 분리하기 위한 복수의 관통한 슬릿(18)이 형성된 시트형상 기판(11)의 이면측으로부터, 이면 전극(20)과 단면 전극(19)이 형성된 시트형상의 기판(11)을 수지제의 제 2 보호층(17)이 아랫쪽을 향하도록 경사지게 한다. 시트형상 기판(11)의 표면과 레이저가 평행하지 않은 각도를 취하여, 복수의 저항체(도시하지 않음)끼리가 도통하지 않도록, 시트형상 기판(11)에 형성된 이면 전극(20)과 단면 전극(19)의 불필요 부분을 제 2 보호층(17)과 반대측부터 레이저로 제거한다. 따라서, 수지제의 제 2 보호층(17)이 레이저로 손상을 받지 않고, 슬릿(18)의 내면에 있어서의 단면 전극(19)의 불필요 부분과, 시트형상 기판(11)의 이면에 있어서의 슬릿(18)에 근접하는 부분에 형성한 이면 전극(20)의 불필요 부분을 레이저로 일괄하여 확실하게 제거할 수 있다. 이로 인해, 복수의 단면 전극(19) 사이의 절연 거리와, 단면 전극(19)의 일부를 구성하는 복수의 이면 전극(20) 사이의 절연 거리를 확실하게 유지할 수 있다.

실시예 2에 있어서는, 단면 전극(19)과 이면 전극(20)을 형성한 시트형상의 기판(11)을 제 2 보호층(17)이 아래쪽을 향하도록 경사지게 한다. 시트형상의 기판(11)은 세로로 세워, 이면 전극(20)과 단면 전극(19)의 불필요 부분을 레이저로 제거할 수도 있으며, 이 경우는, 개편형상 기판(11c)에 있어서의 복수의 단면 전극(19)의 일부를 구성하는 이면 전극(20)과 단면 전극(19)의 치수 정밀도를 향상시킬 수 있다. 이로 인해, 복수의 이면 전극(20) 사이의 절연 거리와 복수의 단면 전극(19) 사이의 절연 거리도 확실하게 유지할 수 있기 때문에, 다련 칩 저항기를 실장 기판에 실장한 경우에 있어서의 실장 불량도 저감시킬 수 있다.

실시예 2에 있어서는, 시트형상의 기판(11)을 제 2 보호층(17)이 아랫쪽을 향하도록 경사지게 함으로써, 시트형상 기판(11)의 이면과 레이저가 평행하지 않은 각도를 취하고 있다. 그러나, 이와는 반대로 레이저의 조사 방향을 시트형상 기판(11)의 이면에 대하여 경사지게 함으로써, 시트형상의 기판(11)과 레이저와의 사이에 각도를 부여할 수도 있으며, 이 경우도, 실시예 2와 마찬가지의 작용 효과를 얻을 수 있다.

실시예 2에 있어서의 다련 칩 저항기의 제조방법은, 실시예 1에 있어서의 도 14, 도 15에 나타낸 이면 전극(20)을 형성하는 공정까지는 같으므로, 실시예 1과마찬가지의 작용 효과를 갖는다.

실시예 2에 있어서는 단책형상 기판(11b)이 대향하는 변에 전극이 형성되었지만, 한 쪽 변에 형성되어도 실시예 2의 전극을 분리하는 기술은 적용할 수 있어, 마찬가지의 효과를 갖는다.

본 발명의 다련 칩 저항기의 제조방법에 따르면, 단책형상 기판에 있어서의 복수의 단면 전극의 치수 정밀도를 향상시킬 수 있으며, 이로 인해, 단면 전극 사이의 절연 거리도 확실하게 유지할 수 있다. 따라서, 다련 칩 저항기를 실장 기판에 실장한 경우에 있어서의 실장 불량을 저감시킬 수 있다.

Claims (13)

1. 기판의 제 1면에 복수의 제 1 전극층을 형성하는 공정과,

   상기 제 1 전극층과 각각 전기적으로 접속되는 복수의 저항체를 상기 기판의 상기 제 1면에 형성하는 공정과,

   상기 기판에 상기 제 1 전극층을 분리하는 복수의 슬릿을 형성하는 공정과,

   상기 기판의 상기 슬릿의 단면에 형성된, 상기 복수의 제 1 전극층의 상기 슬릿에 접하는 단면에 이어지는 단면 전극을 형성하는 공정과,

   상기 기판을 상기 복수의 슬릿으로 절단하여 부분 기판으로 분리하는 공정과,

   상기 복수의 저항체가 서로 도통하지 않도록 상기 단면 전극의 부분을 제거하는 공정을 포함하는 다련 칩 저항기의 제조방법.
2. 제 1항에 있어서,

   상기 기판의 제 2면의 상기 슬릿에 접하는 부분에, 상기 단면 전극에 이어지는 제 2 전극층을 형성하는 공정을 더 포함하는 다련 칩 저항기의 제조방법.
3. 제 2항에 있어서,

   상기 단면 전극의 상기 부분에 이어지는 상기 제 2 전극층의 부분을 제거하는 공정을 더 포함하는 다련 칩 저항기의 제조방법.
4. 제 1항에 있어서,

   상기 단면 전극의 상기 부분을 제거하는 공정은, 상기 부분을 레이저로 제거하는 공정을 포함하는 다련 칩 저항기의 제조방법.
5. 제 4항에 있어서,

   상기 복수의 저항체 중 적어도 하나의 윗쪽을 덮은 보호층을 형성하는 공정을 더 포함하고,

   상기 단면 전극의 상기 부분을 제거하는 공정은, 상기 레이저를 상기 기판의 제 2면과 비평행한 각도로 상기 제 2면의 측으로부터 상기 부분에 조사하는 공정을 포함하는 다련 칩 저항기의 제조방법.
6. 제 5항에 있어서,

   상기 기판의 제 2면의 상기 슬릿에 접하는 부분에, 상기 단면 전극에 이어지는 제 2 전극층을 형성하는 공정과,

   상기 단면 전극의 상기 부분에 이어지는 상기 제 2 전극층의 부분을 상기 레이저로 제거하는 공정을 더 포함하는 다련 칩 저항기의 제조방법.
7. 제 5항에 있어서,

   상기 보호층은 수지제인 것을 특징으로 하는 다련 칩 저항기의 제조방법.
8. 제 1항에 있어서,

   상기 복수의 저항체 중 적어도 하나의 윗쪽을 덮는 보호층을 형성하는 공정을 더 포함하는 다련 칩 저항기의 제조방법.
9. 제 8항에 있어서,

   상기 보호층은 수지제인 것을 특징으로 하는 다련 칩 저항기의 제조방법.
10. 제 1항에 있어서,

    상기 복수의 슬릿을 형성하는 공정은, 상기 슬릿을 다이싱 공법으로 형성하는 공정을 포함하는 다련 칩 저항기의 제조방법.
11. 제 1항에 있어서,

    상기 부분 기판을 상기 복수의 저항체 중의 복수의 저항체를 각각 갖는 복수의 개편형상 기판으로 분할하는 공정을 더 포함하는 다련 칩 저항기의 제조방법.
12. 제 11항에 있어서,

    상기 단면 전극의 상기 부분을 제거하는 공정은, 상기 기판을 상기 부분 기판으로 분할하는 공정 후에 수행되는 것을 특징으로 하는 다련 칩 저항기의 제조방법.
13. 제 11항에 있어서,

    상기 단면 전극의 상기 부분을 제거하는 공정은, 상기 기판을 상기 부분 기판으로 분할하는 공정 전에 수행되는 것을 특징으로 하는 다련 칩 저항기의 제조방법.