JPH04177706A - チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品 - Google Patents
チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品Info
- Publication number
- JPH04177706A JPH04177706A JP2304857A JP30485790A JPH04177706A JP H04177706 A JPH04177706 A JP H04177706A JP 2304857 A JP2304857 A JP 2304857A JP 30485790 A JP30485790 A JP 30485790A JP H04177706 A JPH04177706 A JP H04177706A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- type semiconductor
- chip
- gap
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims description 93
- 238000009966 trimming Methods 0.000 claims abstract description 13
- 238000005488 sandblasting Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本願発明は、正特性または負特性を示すザーミスタ素子
やバリスタなどのチップ型半導体部品の抵抗値調整方法
及びチップ型半導体部品に関する。
やバリスタなどのチップ型半導体部品の抵抗値調整方法
及びチップ型半導体部品に関する。
「従来の技術］
従来のチップ型半導体部品としては、例えは、第６図に
示すようなチップ型半導体部品が知られている。なお、
このチップ型半導体部品は裏面側も第６図に示ず構造と
同一の′ｌｆ４造を有している。
示すようなチップ型半導体部品が知られている。なお、
このチップ型半導体部品は裏面側も第６図に示ず構造と
同一の′ｌｆ４造を有している。
チップ型半導体部品５０は、正特性を示すサーミスタ用
の半導体素子（例えば、チタン酸バリウム系半導体磁器
）６０の両端側に一対の電極７０゜７０を配設した構造
を有している。そして、電極７０は半導体素子６０の両
生面、両側面及び端面に形成された主面側電極７０ａ、
７０ａ、側面側電極７０ｂ、７０ｂ及び端面側電極７０
ｃから構成されている。
の半導体素子（例えば、チタン酸バリウム系半導体磁器
）６０の両端側に一対の電極７０゜７０を配設した構造
を有している。そして、電極７０は半導体素子６０の両
生面、両側面及び端面に形成された主面側電極７０ａ、
７０ａ、側面側電極７０ｂ、７０ｂ及び端面側電極７０
ｃから構成されている。
［発明が解決しようとする課題］
しかし、上記従来のチップ型半導体部品５０においては
、その抵抗値が焼成温度や焼成時間などの影響を受けて
ばらつくなめ、抵抗値を所定の範囲内に保持することが
困難て、その範囲におさまらないものも生じ、十分な信
頼性を有するチップ型半導体部品が得られないという問
題点がある。
、その抵抗値が焼成温度や焼成時間などの影響を受けて
ばらつくなめ、抵抗値を所定の範囲内に保持することが
困難て、その範囲におさまらないものも生じ、十分な信
頼性を有するチップ型半導体部品が得られないという問
題点がある。
さらに、従来技術では電極形成後にチップ型半導体部品
の抵抗値を調整することが困難であるなめ、製品を破棄
しなりればならない場合も生じ、製品の歩留まりが悪く
製造コストの増大を招くという問題点がある。
の抵抗値を調整することが困難であるなめ、製品を破棄
しなりればならない場合も生じ、製品の歩留まりが悪く
製造コストの増大を招くという問題点がある。
本願発明は、上記の問題点を解決するものであり、電極
形成後にチップ型半導体部品の抵抗値を調整することが
可能な抵抗値調整方法及び該調整方法による抵抗値の調
整に適したチップ型半導体部品を提供することを目的と
する。
形成後にチップ型半導体部品の抵抗値を調整することが
可能な抵抗値調整方法及び該調整方法による抵抗値の調
整に適したチップ型半導体部品を提供することを目的と
する。
［課題を解決するための手段］
上記目的を達成するために、本願箱１の発明のチップ型
半導体部品の抵抗値調整方法は、半導体素子と該半導体
素子の両端側に形成された一対の電極とを備えたチップ
型半導体部品の抵抗値調整方法であって、 前記一対の電極として、半導体素子の一方の主面から端
面を経て他方の主面にわたる電極を該半導体素子の両端
に形成するとともに、 主面上で対向する」二記一対の電極の先端部を１〜リミ
ンクして、該一対の電極間のギャップの大きさを調整す
ることを特徴とする。
半導体部品の抵抗値調整方法は、半導体素子と該半導体
素子の両端側に形成された一対の電極とを備えたチップ
型半導体部品の抵抗値調整方法であって、 前記一対の電極として、半導体素子の一方の主面から端
面を経て他方の主面にわたる電極を該半導体素子の両端
に形成するとともに、 主面上で対向する」二記一対の電極の先端部を１〜リミ
ンクして、該一対の電極間のギャップの大きさを調整す
ることを特徴とする。
また、本願箱２の発明のチップ型半導体部品の抵抗値調
整方法は、 半導体素子と該半導体素子の両＠側に形成された一対の
電極とを備えたチップ型半導体部品の抵抗値調整方法て
あって、 半導体素子の一方の主面から端面を経て他方の主面にわ
たる電極を該半導体素子の両端に形成するとともに、 一方の主面における一対の電極間のギャップを他方の主
面における一対の電極間のギャップより大きくし、該大
きい方のキャップか形成された主面上の電極の先端部を
１〜リミングして、該ギャップの大きさを調整すること
を特徴とする。
整方法は、 半導体素子と該半導体素子の両＠側に形成された一対の
電極とを備えたチップ型半導体部品の抵抗値調整方法て
あって、 半導体素子の一方の主面から端面を経て他方の主面にわ
たる電極を該半導体素子の両端に形成するとともに、 一方の主面における一対の電極間のギャップを他方の主
面における一対の電極間のギャップより大きくし、該大
きい方のキャップか形成された主面上の電極の先端部を
１〜リミングして、該ギャップの大きさを調整すること
を特徴とする。
さらに、本願箱３の発明のチップ型半導体部品は、
半導体素子と該半導体素子の両端側に形成された一対の
電極とを備えたチップ型半導体部品であって、 前記一対の電極を各々半導体素子の一方の主面から端面
を経て他方の主面にわたって形成するとともに、一方の
主面における一対の電極間のキャップを他方の主面にお
ζｊる一対の電極間のギャップより大きくしたことを特
徴とする。
電極とを備えたチップ型半導体部品であって、 前記一対の電極を各々半導体素子の一方の主面から端面
を経て他方の主面にわたって形成するとともに、一方の
主面における一対の電極間のキャップを他方の主面にお
ζｊる一対の電極間のギャップより大きくしたことを特
徴とする。
［作用］
本願箱１の発明のチップ型半導体部品の抵抗値調整方法
においては、主面上で対向している一対の電極の少なく
とも一方の先端部を１〜リミングすることにより電極間
のギャップの大きさが変化し、それにともなってチップ
型半導体部品の抵抗値も変化する。しながって、上記電
極の先端部をトリミングすることによりギャップの大き
さを調整してチップ型半導体部品の抵抗値を調整するこ
とかできる。
においては、主面上で対向している一対の電極の少なく
とも一方の先端部を１〜リミングすることにより電極間
のギャップの大きさが変化し、それにともなってチップ
型半導体部品の抵抗値も変化する。しながって、上記電
極の先端部をトリミングすることによりギャップの大き
さを調整してチップ型半導体部品の抵抗値を調整するこ
とかできる。
また、本願箱２の発明のチップ型半導体部品の抵抗値調
整方法においては、両生面上の一対の電極間のギャップ
の大きさが互いに異なっており、ギャップが大きい方の
主面」二の電極の先端部をトリミンクすることにより、
チップ型半導体部品の抵抗値を精度よく調整することが
できる。
整方法においては、両生面上の一対の電極間のギャップ
の大きさが互いに異なっており、ギャップが大きい方の
主面」二の電極の先端部をトリミンクすることにより、
チップ型半導体部品の抵抗値を精度よく調整することが
できる。
すなわち、第５図に示すように、両生面の電極間のギャ
ップのうち小さいほうのギャップにより与えられる抵抗
をＲ１、大きいほうのギャップにより与えられる抵抗を
Ｒ２とすると、合成抵抗Ｒは α （但し、αはＲ２を１〜リミンクすることにより調整さ
れる定数） となる。そして式（１）１式（２）より［以下余白］ となる。そしてαはＲ１とＲ２の関数であるからそして
、Ｒ＋＜＜Ｒ２であるから となる。そして、式（４）、（５）よりα＝１＋β′、
１ ＝、＝、（６）したがって
、ギャップの大きい方の主面上の電極の先端部をトリミ
ングすることにより、チップ型半導体部品の抵抗値を精
度よく微調整することができる。 ［以下余白］ さらに、本願筒３の発明にかかるチップ型半導体部品に
おいては、半導体素子の一方の主面から端面を経て他方
の主面にわたる電極が半導体素子の両端部に形成され、
かつ、一方の主面における一対の電極間のギャップが他
方の主面における一対の電極間のギャップより大きく形
成されているなめ、キャップの大きい方の主面」二の電
極の先端部をトリミングすることにより、上述のように
、チップ型半導体部品の抵抗値を精度よく調整すること
が可能になる。
ップのうち小さいほうのギャップにより与えられる抵抗
をＲ１、大きいほうのギャップにより与えられる抵抗を
Ｒ２とすると、合成抵抗Ｒは α （但し、αはＲ２を１〜リミンクすることにより調整さ
れる定数） となる。そして式（１）１式（２）より［以下余白］ となる。そしてαはＲ１とＲ２の関数であるからそして
、Ｒ＋＜＜Ｒ２であるから となる。そして、式（４）、（５）よりα＝１＋β′、
１ ＝、＝、（６）したがって
、ギャップの大きい方の主面上の電極の先端部をトリミ
ングすることにより、チップ型半導体部品の抵抗値を精
度よく微調整することができる。 ［以下余白］ さらに、本願筒３の発明にかかるチップ型半導体部品に
おいては、半導体素子の一方の主面から端面を経て他方
の主面にわたる電極が半導体素子の両端部に形成され、
かつ、一方の主面における一対の電極間のギャップが他
方の主面における一対の電極間のギャップより大きく形
成されているなめ、キャップの大きい方の主面」二の電
極の先端部をトリミングすることにより、上述のように
、チップ型半導体部品の抵抗値を精度よく調整すること
が可能になる。
［実施例］
以下、本願発明の実施例を図に基づいて説明する。
第１図は本願筒３の発明の一実施例にかかるチップ型半
導体部品を示す斜視図てあり、第２図はその断面図であ
る。これらの図に示すように、このチップ型半導体部品
１においては、正特性を示すサーミスタ用の半導体素子
（例えば、チタン酸バリウム系半導体磁器）１０の両端
側に入出力用の電極２０か形成されている。この＠極２
０は半＝ ９− ＝ ８ − 導体素子１００両主面に形成された主面側電極２０ａ、
２０ａと端面に形成された端面側型′！ｆ１２０Ｃとか
ら構成されている。そして、上側の主面−にの一対の電
極２０．２０の互いに対向する先端部間のギャップＧ２
は、反対側〈下側）の主面上のギャップＧ＋より大きく
形成されている。
導体部品を示す斜視図てあり、第２図はその断面図であ
る。これらの図に示すように、このチップ型半導体部品
１においては、正特性を示すサーミスタ用の半導体素子
（例えば、チタン酸バリウム系半導体磁器）１０の両端
側に入出力用の電極２０か形成されている。この＠極２
０は半＝ ９− ＝ ８ − 導体素子１００両主面に形成された主面側電極２０ａ、
２０ａと端面に形成された端面側型′！ｆ１２０Ｃとか
ら構成されている。そして、上側の主面−にの一対の電
極２０．２０の互いに対向する先端部間のギャップＧ２
は、反対側〈下側）の主面上のギャップＧ＋より大きく
形成されている。
上記電極２０は、オーミック層としてＮｉのメツキ層〈
特に図示せず）を形成し、さらに、その上にはんだ付け
を良好にするためのはんな付は層として、Ａｇを含む導
電性ペーストを塗布して焼き付けた導電層（図示せず）
を形成することにより構成されている。なお、オーミッ
ク層としては、Ｃｒ、Ｎｉ 、Ｔｉ 、ＡＩ 、Ｚｎ、
Ｖ、Ｗのうち少なくとも１種を主成分とし、はんな付は
層としてはＡｇ、Ｃｕ、Ｎｉ、Ｓｎのうち少なくとも１
種を主成分とするものであることか好ましい。
特に図示せず）を形成し、さらに、その上にはんだ付け
を良好にするためのはんな付は層として、Ａｇを含む導
電性ペーストを塗布して焼き付けた導電層（図示せず）
を形成することにより構成されている。なお、オーミッ
ク層としては、Ｃｒ、Ｎｉ 、Ｔｉ 、ＡＩ 、Ｚｎ、
Ｖ、Ｗのうち少なくとも１種を主成分とし、はんな付は
層としてはＡｇ、Ｃｕ、Ｎｉ、Ｓｎのうち少なくとも１
種を主成分とするものであることか好ましい。
なお、上記電極２０を形成するに当たっては、電極２０
の形成後に電極２０をトリミングすることにより抵抗値
を大きくして所定の抵抗値に調整することを考慮して、
チップ型半導体部品の抵抗値が目標とする抵抗値よりも
いくらが小さくなるように製造されている。
の形成後に電極２０をトリミングすることにより抵抗値
を大きくして所定の抵抗値に調整することを考慮して、
チップ型半導体部品の抵抗値が目標とする抵抗値よりも
いくらが小さくなるように製造されている。
−Ｆ記のように構成されなデツプ型半導体部品１の抵抗
値を調整する場合、大きいほうのギャップＧ２が形成さ
れている方の主面１１！ＩＪ電′ＶＩ！２０ａ、２０
ａ、のうちの一方の先端部２１をザンドブラスト法やレ
ーザトリミングなとの方法てトリミング（除去）してキ
ャップＧ２の幅を大きくすることにより、高精度に抵抗
値を調整することができる。
値を調整する場合、大きいほうのギャップＧ２が形成さ
れている方の主面１１！ＩＪ電′ＶＩ！２０ａ、２０
ａ、のうちの一方の先端部２１をザンドブラスト法やレ
ーザトリミングなとの方法てトリミング（除去）してキ
ャップＧ２の幅を大きくすることにより、高精度に抵抗
値を調整することができる。
例えば、第１図の実施例のチップ型半導体部品１におい
て、各部のサイズが、長さ（Ｊり３．０ｍｍ、幅（ｗ）
１．５１１ｍ、厚み（ｔ）１．．０ＴｌｌＩ１１、ギ
ャップ（Ｇ＋ ） ０． ５ｍ１１、キャップ（Ｇ２
） １１０ｌｌ１である場合において、サンドブラスト
法により電極２０の先端部２１をその全幅にわたって除
去（１〜リミンク）してキャップＧ２を３．０ｖｎに拡
大すると、トリミング前には１５０Ωであったチップ型
半導体部品１の抵抗値はトリミング後には１９５Ωにな
っなに の場合、トリミングの精度が±０．１１１１１１１であ
るとすると、抵抗値を約±０．６％の精度で調整するこ
とができる。
て、各部のサイズが、長さ（Ｊり３．０ｍｍ、幅（ｗ）
１．５１１ｍ、厚み（ｔ）１．．０ＴｌｌＩ１１、ギ
ャップ（Ｇ＋ ） ０． ５ｍ１１、キャップ（Ｇ２
） １１０ｌｌ１である場合において、サンドブラスト
法により電極２０の先端部２１をその全幅にわたって除
去（１〜リミンク）してキャップＧ２を３．０ｖｎに拡
大すると、トリミング前には１５０Ωであったチップ型
半導体部品１の抵抗値はトリミング後には１９５Ωにな
っなに の場合、トリミングの精度が±０．１１１１１１１であ
るとすると、抵抗値を約±０．６％の精度で調整するこ
とができる。
また、抵抗値の規格を±４％に設定すると、チップ型半
導体部品の抵抗値が規格内に入らず不良品となるユニッ
ト数の割合を、従来例の１０分の１ （ｎ＝２０００個
）に低減することがてきる。
導体部品の抵抗値が規格内に入らず不良品となるユニッ
ト数の割合を、従来例の１０分の１ （ｎ＝２０００個
）に低減することがてきる。
なお、上記実施例においては、ギャップＧ２をギャップ
Ｇ１より大きくしなチップ型半導体部品１について説明
しなが、第４図及び第５図に示すように、キャップＧ
ｌ、 Ｇ ２を同じ大きさに形成したチップ型半導体部
品２においても、主面上の電極の先端部をトリミングし
てギャップＧ ＋ 、 Ｇ２の大きさを調整することに
より、電極形成後にチップ型半導体部品の抵抗値を調整
することができるという本願発明の所期の効果を得るこ
とができる。
Ｇ１より大きくしなチップ型半導体部品１について説明
しなが、第４図及び第５図に示すように、キャップＧ
ｌ、 Ｇ ２を同じ大きさに形成したチップ型半導体部
品２においても、主面上の電極の先端部をトリミングし
てギャップＧ ＋ 、 Ｇ２の大きさを調整することに
より、電極形成後にチップ型半導体部品の抵抗値を調整
することができるという本願発明の所期の効果を得るこ
とができる。
上記実施例においては電極の形成方法として、Ｎｉメツ
キ層上にＡｇを含む導電性ペーストを塗布して焼き付け
ることにより電極を形成する方法を示しなが、電極の形
成方法はこれに限られるものではなく、金属材料をスパ
ッタリングして複数の金属層を形成した後、その」二に
はんだ付は層を形成する方法や、オーミック性導電ペー
ストを半導体素子に直接塗布して焼き（＝Ｉける方法な
ど種々の方法で電極を形成することが可能である。
キ層上にＡｇを含む導電性ペーストを塗布して焼き付け
ることにより電極を形成する方法を示しなが、電極の形
成方法はこれに限られるものではなく、金属材料をスパ
ッタリングして複数の金属層を形成した後、その」二に
はんだ付は層を形成する方法や、オーミック性導電ペー
ストを半導体素子に直接塗布して焼き（＝Ｉける方法な
ど種々の方法で電極を形成することが可能である。
なお、上記の実施例においては半導体素子１０が正特性
を示すサーミスタ用半導体素子（いわゆるＰＴＣ素体）
である場合について説明したが、この発明は半導体素子
が負特性を示すサーミスタ用半導体素子（例えは、Ｍｎ
−Ｎｉ−Ｃｏ系半導体磁器）その他のいわゆるＮＴＣ素
体である場合や、バリスタである場合などにも同様に適
用することができる。
を示すサーミスタ用半導体素子（いわゆるＰＴＣ素体）
である場合について説明したが、この発明は半導体素子
が負特性を示すサーミスタ用半導体素子（例えは、Ｍｎ
−Ｎｉ−Ｃｏ系半導体磁器）その他のいわゆるＮＴＣ素
体である場合や、バリスタである場合などにも同様に適
用することができる。
［発明の効果］
本願節１の発明のチップ型半導体部品の抵抗値調整方法
は、主面上で対向している一対の電極の先端部を１〜リ
ミンクすることにより電極間のギャップの大きさを変化
さぜるように構成しているのて、電極形成後にギャップ
の大きさを調整してチップ型半導体部品の抵抗値を容易
に調整することができる。
は、主面上で対向している一対の電極の先端部を１〜リ
ミンクすることにより電極間のギャップの大きさを変化
さぜるように構成しているのて、電極形成後にギャップ
の大きさを調整してチップ型半導体部品の抵抗値を容易
に調整することができる。
また、本願節２の発明のチップ型半導体部品の抵抗調整
方法は、両生面上の電極のギャップの大きさを異ならせ
、ギャップが大きい方の主面上の電極の先端部をトリミ
ングするように構成しているので、電極形成後にキャッ
プの大きさを調整してチップ型半導体部品の抵抗値を容
易に、かつ精度よく調整することができる。
方法は、両生面上の電極のギャップの大きさを異ならせ
、ギャップが大きい方の主面上の電極の先端部をトリミ
ングするように構成しているので、電極形成後にキャッ
プの大きさを調整してチップ型半導体部品の抵抗値を容
易に、かつ精度よく調整することができる。
さらに、本願節３の発明のチップ型半導体部品は、一方
の主面における一対の電極間のキャップを他方の主面に
おける一対の電極間のギャップより大きく形成している
ので、ギャップの大きい方の主面上の電極の先端部をト
リミングすることにより、チップ型半導体部品の抵抗値
の微調整を容易に、かつ精度よく行うことかできる。
の主面における一対の電極間のキャップを他方の主面に
おける一対の電極間のギャップより大きく形成している
ので、ギャップの大きい方の主面上の電極の先端部をト
リミングすることにより、チップ型半導体部品の抵抗値
の微調整を容易に、かつ精度よく行うことかできる。
第１図はこの発明の一実施例にかかるチップ型半導体部
品を示す斜視図、第２図は該チップ型半導体部品の断面
図、第３図は該チップ型半導体部品の等価回路を示す図
、第４図はこの発明の他の実施例にかかるチップ型半導
体部品を示す斜視図、第５図は該チップ型半導体部品の
断面図、第６図は従来のチップ型半導体部品を示ず斜視
図である。 １．２・・・・・・チップ型半導体部品１０・・・・・
・・・・半導体素子 ２０・・・・・・・・・電極 Ｇ、、Ｇ２・・・・・・ギャップ
品を示す斜視図、第２図は該チップ型半導体部品の断面
図、第３図は該チップ型半導体部品の等価回路を示す図
、第４図はこの発明の他の実施例にかかるチップ型半導
体部品を示す斜視図、第５図は該チップ型半導体部品の
断面図、第６図は従来のチップ型半導体部品を示ず斜視
図である。 １．２・・・・・・チップ型半導体部品１０・・・・・
・・・・半導体素子 ２０・・・・・・・・・電極 Ｇ、、Ｇ２・・・・・・ギャップ
Claims (3)
- （１）半導体素子と該半導体素子の両端側に形成された
一対の電極とを備えたチップ型半導体部品の抵抗値調整
方法であって、 前記一対の電極として、半導体素子の一方の主面から端
面を経て他方の主面にわたる電極を該半導体素子の両端
に形成するとともに、 主面上で対向する上記一対の電極の先端部をトリミング
して、該一対の電極間のギャップの大きさを調整するこ
と を特徴とするチップ型半導体部品の抵抗値調整方法。 - （２）半導体素子と該半導体素子の両端側に形成された
一対の電極とを備えたチップ型半導体部品の抵抗値調整
方法であって、 半導体素子の一方の主面から端面を経て他方の主面にわ
たる電極を該半導体素子の両端に形成するとともに、 一方の主面における一対の電極間のギャップを他方の主
面における一対の電極間のギャップより大きくし、該大
きい方のギャップが形成された主面上の電極の先端部を
トリミングして、該ギャップの大きさを調整すること を特徴とするチップ型半導体部品の抵抗値調整方法。 - （３）半導体素子と該半導体素子の両端側に形成された
一対の電極とを備えたチップ型半導体部品であって、 前記一対の電極を各々半導体素子の一方の主面から端面
を経て他方の主面にわたって形成するとともに、一方の
主面における一対の電極間のギャップを他方の主面にお
ける一対の電極間のギャップより大きくしたこと を特徴とするチップ型半導体部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304857A JP2909927B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304857A JP2909927B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177706A true JPH04177706A (ja) | 1992-06-24 |
| JP2909927B2 JP2909927B2 (ja) | 1999-06-23 |
Family
ID=17938119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304857A Expired - Fee Related JP2909927B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2909927B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995020819A1 (fr) * | 1994-01-31 | 1995-08-03 | Nippon Tungsten Co., Ltd. | Element chauffant plat c.t.p. et procede de regulation de la valeur de resistance de cet element |
| JP2006190981A (ja) * | 2004-11-29 | 2006-07-20 | Therm-O-Disc Inc | 並列の実効抵抗領域を有するｐｔｃ回路保護装置 |
| EP3451352A1 (en) * | 2017-08-28 | 2019-03-06 | Hochschule Für Angewandte Wissenschaften München | High-precision additive formation of electrical resistors |
-
1990
- 1990-11-10 JP JP2304857A patent/JP2909927B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995020819A1 (fr) * | 1994-01-31 | 1995-08-03 | Nippon Tungsten Co., Ltd. | Element chauffant plat c.t.p. et procede de regulation de la valeur de resistance de cet element |
| US5804797A (en) * | 1994-01-31 | 1998-09-08 | Nippon Tungsten Co., Ltd. | PTC planar heater and method for adjusting the resistance of the same |
| JP2006190981A (ja) * | 2004-11-29 | 2006-07-20 | Therm-O-Disc Inc | 並列の実効抵抗領域を有するｐｔｃ回路保護装置 |
| EP3451352A1 (en) * | 2017-08-28 | 2019-03-06 | Hochschule Für Angewandte Wissenschaften München | High-precision additive formation of electrical resistors |
| US10366813B2 (en) | 2017-08-28 | 2019-07-30 | Hochschule für angewandte Wissenschaften München | High-precision additive formation of electrical resistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2909927B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10189318A (ja) | ネットワーク抵抗器の製造方法 | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| US6100110A (en) | Methods of making thermistor chips | |
| JP3058097B2 (ja) | サーミスタチップ及びその製造方法 | |
| JPH04177706A (ja) | チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品 | |
| US3422386A (en) | Resistor circuit network and method of making | |
| JP2847102B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPH0547444Y2 (ja) | ||
| JP2000269012A (ja) | 抵抗素子付きチップ型電子部品及びその製造方法 | |
| JP2004207540A (ja) | 複合電子部品及びその特性調整方法 | |
| JP3000660B2 (ja) | チップ型半導体部品 | |
| JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| JP4059967B2 (ja) | チップ型複合機能部品 | |
| JPS6342514Y2 (ja) | ||
| JP2001118705A (ja) | チップ型抵抗器 | |
| JPS6228740Y2 (ja) | ||
| JPH05335113A (ja) | サーミスタ及びその製造方法 | |
| JPH10144505A (ja) | チップ形サーミスタ | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JPH10106808A (ja) | チップ形ｎｔｃサーミスタ | |
| JPH0227710A (ja) | チップ型ｃｒ複合部品およびその製造方法 | |
| JPH087615Y2 (ja) | チップ型電子部品 | |
| JPH08124706A (ja) | チップ状電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |