JP2847102B2 - チップ型サーミスタおよびその製造方法 - Google Patents
チップ型サーミスタおよびその製造方法Info
- Publication number
- JP2847102B2 JP2847102B2 JP2334320A JP33432090A JP2847102B2 JP 2847102 B2 JP2847102 B2 JP 2847102B2 JP 2334320 A JP2334320 A JP 2334320A JP 33432090 A JP33432090 A JP 33432090A JP 2847102 B2 JP2847102 B2 JP 2847102B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- chip
- electrode
- resistance adjusting
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
- G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、チップ型サーミスタおよびその製造方法に
関する。本発明はプリント回線基板に実装され、その抵
抗値を精密に調整されたチップ型サーミスタおよびその
製造方法に関する。
関する。本発明はプリント回線基板に実装され、その抵
抗値を精密に調整されたチップ型サーミスタおよびその
製造方法に関する。
本発明は、抵抗値調整用電極が形成されたチップ型サ
ーミスタ 焼結したサーミスタ素体に印刷方法によって抵抗値調
整用電極を形成した後チップ形状に切り出すことによ
り、 その抵抗値を精密に調整できるようにするものであ
る。
ーミスタ 焼結したサーミスタ素体に印刷方法によって抵抗値調
整用電極を形成した後チップ形状に切り出すことによ
り、 その抵抗値を精密に調整できるようにするものであ
る。
従来のチップ型サーミスタは、直方体の形状であり、
第７図の断面図に示すように焼結したサーミスタ素体１
の表面に保護用のガラス層５を被覆し、この直方体の両
端に端子電極４を形成するものである。
第７図の断面図に示すように焼結したサーミスタ素体１
の表面に保護用のガラス層５を被覆し、この直方体の両
端に端子電極４を形成するものである。
そしてこの従来のチップ型サーミスタの抵抗値を調整
するための構造として、その端子電極をサーミスタ素体
１の端面以外の表面にも広く張り出す構造のサーミスタ
が提案されている（実開昭63−61102号公報）。
するための構造として、その端子電極をサーミスタ素体
１の端面以外の表面にも広く張り出す構造のサーミスタ
が提案されている（実開昭63−61102号公報）。
この技術は第８図に示すような構造であり、端子電極
４をサーミスタ素体１の上下面を挟持するように延長し
てサーミスタの抵抗値を低くするものである。
４をサーミスタ素体１の上下面を挟持するように延長し
てサーミスタの抵抗値を低くするものである。
しかし、このように端子電極４の長さでもってサーミ
スタの抵抗値を精密に調整することは難しい問題があっ
た。すなわち、チップ型サーミスタは端子電極を直方体
の端面以外の上下面あるいは上下面およびサイド面にも
広く張り出す必要があるため、その端子電極の形成方法
は電極ペースト中へ直方体サーミスタ素体を浸漬する方
法あるいはそれに類似する方法に頼っている。
スタの抵抗値を精密に調整することは難しい問題があっ
た。すなわち、チップ型サーミスタは端子電極を直方体
の端面以外の上下面あるいは上下面およびサイド面にも
広く張り出す必要があるため、その端子電極の形成方法
は電極ペースト中へ直方体サーミスタ素体を浸漬する方
法あるいはそれに類似する方法に頼っている。
しかしながら、この方法では、直方体の上下面および
サイド面に張り出させる端子電極の長さを精度よく制御
することは困難である。また、これに起因して製造した
サーミスタの抵抗値の分布は大きいため歩留りよくサー
ミスタを製造することは困難であった。
サイド面に張り出させる端子電極の長さを精度よく制御
することは困難である。また、これに起因して製造した
サーミスタの抵抗値の分布は大きいため歩留りよくサー
ミスタを製造することは困難であった。
本発明は上述の欠点を解決するもので、抵抗値調整用
電極を印刷法で形成することにより、精密に抵抗値調整
が可能なチップ型サーミスタおよびその製造方法を提供
することを目的とする。
電極を印刷法で形成することにより、精密に抵抗値調整
が可能なチップ型サーミスタおよびその製造方法を提供
することを目的とする。
本発明は、焼結したサーミスタ素体をチップ状に切出
してこのチップ型サーミスタ素体の両端面に端子電極を
形成するチップ型サーミスタの製造方法において、 ウェハ状サーミスタ素体の両面に銀ペーストまたは銀
パラジウムペーストを帯状に印刷して抵抗値調整用電極
を形成し、この抵抗値調整用電極の幅方向の中心線にそ
って上記サーミスタ素体を切断することにより、チップ
形状の両端面にこの抵抗値調整用電極がくるように上記
サーミスタ素体を切断し、切り出されたチップ状サーミ
スタ素体の両端面にこの抵抗値調整用電極と電気的に接
続して端子電極を形成することを特徴とする。
してこのチップ型サーミスタ素体の両端面に端子電極を
形成するチップ型サーミスタの製造方法において、 ウェハ状サーミスタ素体の両面に銀ペーストまたは銀
パラジウムペーストを帯状に印刷して抵抗値調整用電極
を形成し、この抵抗値調整用電極の幅方向の中心線にそ
って上記サーミスタ素体を切断することにより、チップ
形状の両端面にこの抵抗値調整用電極がくるように上記
サーミスタ素体を切断し、切り出されたチップ状サーミ
スタ素体の両端面にこの抵抗値調整用電極と電気的に接
続して端子電極を形成することを特徴とする。
また、ウェハ状サーミスタ素体の一片面に印刷される
抵抗値調整用電極は他面の抵抗値調整用電極の中間に位
置するように印刷し、この抵抗値調整用電極がチップの
片端面に交互に現れるようにサーミスタ素体のそれぞれ
の面の抵抗値調整用電極の幅方向の中心を切断すること
ができる。
抵抗値調整用電極は他面の抵抗値調整用電極の中間に位
置するように印刷し、この抵抗値調整用電極がチップの
片端面に交互に現れるようにサーミスタ素体のそれぞれ
の面の抵抗値調整用電極の幅方向の中心を切断すること
ができる。
また、ウェハ状サーミスタ素体の両面に抵抗値調整用
電極を形成した後、サーミスタ素体表面保護用絶縁コー
トを施すことができる。
電極を形成した後、サーミスタ素体表面保護用絶縁コー
トを施すことができる。
さらにウェハ状サーミスタ素体を短冊状に切り出した
後その切り出した側面にサーミスタ素体表面保護用の絶
縁コートを施すことができる。
後その切り出した側面にサーミスタ素体表面保護用の絶
縁コートを施すことができる。
スクリーン印刷法あるいはロール転写印刷法等によっ
てサーミスタ素体の端面以外の表面に形成した抵抗値調
整用電極は、電極ペースト中にサーミスタ素体を浸漬す
ることにより、あるいはそれに類する方法により形成し
た電極に比較して、その寸法精度は非常に高い。したが
って、高精度の抵抗値調整用電極を形成できるため、こ
の抵抗値調整用電極間の間隔も高寸法精度で形成するこ
とができる。また、サーミスタ焼結体に電極を形成する
ため、焼成収縮による寸法精度のばらつきは回避され
る。
てサーミスタ素体の端面以外の表面に形成した抵抗値調
整用電極は、電極ペースト中にサーミスタ素体を浸漬す
ることにより、あるいはそれに類する方法により形成し
た電極に比較して、その寸法精度は非常に高い。したが
って、高精度の抵抗値調整用電極を形成できるため、こ
の抵抗値調整用電極間の間隔も高寸法精度で形成するこ
とができる。また、サーミスタ焼結体に電極を形成する
ため、焼成収縮による寸法精度のばらつきは回避され
る。
抵抗値調整用電極を有するチップ型サーミスタの抵抗
値は、両端子電極あるいはそれに接続した抵抗値調整用
電極の間隔により主に決定される。このため、本発明の
ように高寸法精度で抵抗値調整用電極の間隔を形成する
ことができれば高精度で抵抗値の調整が可能であり、ま
た抵抗値の分布の小さいサーミスタ素体を得ることがで
き、高歩留りの製品の製造が可能である。
値は、両端子電極あるいはそれに接続した抵抗値調整用
電極の間隔により主に決定される。このため、本発明の
ように高寸法精度で抵抗値調整用電極の間隔を形成する
ことができれば高精度で抵抗値の調整が可能であり、ま
た抵抗値の分布の小さいサーミスタ素体を得ることがで
き、高歩留りの製品の製造が可能である。
さらに、印刷法により、直方体サーミスタ素体の端面
を除く４表面あるいは２表面に抵抗値調整用電極を形成
した後、サーミスタ素体の端面を除く４面に耐熱性のガ
ラス層による保護コートを施して端子電極を形成すれば
サーミスタ素体の表面の保護となり、抵抗値分布が広く
なる原因が除去されるため、高歩留りの製造が可能であ
る。
を除く４表面あるいは２表面に抵抗値調整用電極を形成
した後、サーミスタ素体の端面を除く４面に耐熱性のガ
ラス層による保護コートを施して端子電極を形成すれば
サーミスタ素体の表面の保護となり、抵抗値分布が広く
なる原因が除去されるため、高歩留りの製造が可能であ
る。
以下具体的に図面を参照して本発明実施例を説明す
る。
る。
本発明の第１実施例の製造工程を説明する図を第５図
に示し、この工程により製造される抵抗値調整用電極を
形成したチップ型サーミスタの外観斜視図を第１図に、
その断面図を第２図に示す。また、第２実施例として、
保護用のガラス層をサーミスタ素体の表面に被覆したチ
ップ型サーミスタの断面図を第３図に示す。さらに第３
実施例の製造工程を説明する図を第６図に示し、この第
３実施例の製造工程で製造されるチップ型サーミスタの
断面図を第４図に示す。
に示し、この工程により製造される抵抗値調整用電極を
形成したチップ型サーミスタの外観斜視図を第１図に、
その断面図を第２図に示す。また、第２実施例として、
保護用のガラス層をサーミスタ素体の表面に被覆したチ
ップ型サーミスタの断面図を第３図に示す。さらに第３
実施例の製造工程を説明する図を第６図に示し、この第
３実施例の製造工程で製造されるチップ型サーミスタの
断面図を第４図に示す。
以下具体的に作製した実施例のサーミスタの特性を測
定した例を挙げて説明する。
定した例を挙げて説明する。
（実施例１） 第５図に示す工程によりサーミスタ素体の４面に抵抗
値調整用電極を形成したチップ型サーミスタを作製し
た。
値調整用電極を形成したチップ型サーミスタを作製し
た。
縦ａ×横ｂ×厚みｃが50mm×50mm×0.65mmのウェハ状
の焼結されたサーミスタ素体１を用いて、このウェハの
両側表面に、長さｄ＝45.0mm、幅ｅ＝0.6mm、幅方向間
隔ｆ＝1.4mmのスリット状のパターンで銀ペーストを印
刷した。このとき、サーミスタ素体１の両面の電極がサ
ーミスタ焼結体を挟んで等しい位置になるように印刷し
た。
の焼結されたサーミスタ素体１を用いて、このウェハの
両側表面に、長さｄ＝45.0mm、幅ｅ＝0.6mm、幅方向間
隔ｆ＝1.4mmのスリット状のパターンで銀ペーストを印
刷した。このとき、サーミスタ素体１の両面の電極がサ
ーミスタ焼結体を挟んで等しい位置になるように印刷し
た。
これを焼付炉で820℃で焼き付け、厚さｇ＝10±５μ
ｍの電極２を形成した。
ｍの電極２を形成した。
次に、このウェハを電極２の幅ｅの方向に垂直になる
ように切断面を選び厚さ0.10mmのダイヤモンドブレード
を用いて、幅ｈ＝1.20mmの短冊状に切り出した。
ように切断面を選び厚さ0.10mmのダイヤモンドブレード
を用いて、幅ｈ＝1.20mmの短冊状に切り出した。
この短冊の切断面両側に上述と同様のパターンを用い
銀ペーストを印刷した。このとき、先に形成した電極２
と位置がずれないように印刷した。そしてこれを焼付炉
にて820℃で焼き付け、厚さｉ＝10±５μｍの電極３を
形成した。
銀ペーストを印刷した。このとき、先に形成した電極２
と位置がずれないように印刷した。そしてこれを焼付炉
にて820℃で焼き付け、厚さｉ＝10±５μｍの電極３を
形成した。
さらに、前述の切出しによって得られた切断面と垂直
な方向で、このサーミスタ素体１を電極２、３の中心が
ダイヤモンドブレードの中心と一致するように、長さｍ
＝1.90mmのチップ状に切断した。
な方向で、このサーミスタ素体１を電極２、３の中心が
ダイヤモンドブレードの中心と一致するように、長さｍ
＝1.90mmのチップ状に切断した。
この切断面（端子電極を形成する端面）を含む両端に
銀パラジウムペーストをチップ浸漬法により塗布した。
このとき、切断面を除く面へのペーストのまわり込みは
0.05mm〜0.10mmとなるようにして、電極２および３より
端子電極４がはみ出さないように塗布する。
銀パラジウムペーストをチップ浸漬法により塗布した。
このとき、切断面を除く面へのペーストのまわり込みは
0.05mm〜0.10mmとなるようにして、電極２および３より
端子電極４がはみ出さないように塗布する。
これを焼付炉にて800℃で焼き付け、端子電極４を形
成した。この段階におけるサーミスタ素子の寸法は長さ
ｎ＝約2.0mm、幅ｌ＝約1.3mm、厚さｍ＝約0.7mmであ
り、その外観を模式的に示すと第１図に示すようなもの
となり、その断面は第２図に示すようなものとなる（こ
れを試料番号１とする。）。
成した。この段階におけるサーミスタ素子の寸法は長さ
ｎ＝約2.0mm、幅ｌ＝約1.3mm、厚さｍ＝約0.7mmであ
り、その外観を模式的に示すと第１図に示すようなもの
となり、その断面は第２図に示すようなものとなる（こ
れを試料番号１とする。）。
同様の方法により、電極２、３を形成する際に用いる
パターンの幅ｅを1.0mm（番号２）、1.4mm（番号３）、
1.8mm（番号４）に変化させて全部で４種類のサーミス
タを作製した。なお、このとき、幅方向間隔ｆはｅ＋ｆ
＝2.0mmになるように作製した。
パターンの幅ｅを1.0mm（番号２）、1.4mm（番号３）、
1.8mm（番号４）に変化させて全部で４種類のサーミス
タを作製した。なお、このとき、幅方向間隔ｆはｅ＋ｆ
＝2.0mmになるように作製した。
（比較例1,2） 実施例１と同じ焼結体のサーミスタ素体１を用いて電
極２、３を形成しないサーミスタ素子を比較例として作
製した。
極２、３を形成しないサーミスタ素子を比較例として作
製した。
縦ａ×横ｂ×厚さｃが50mm×50mm×0.065mmのウェハ
状サーミスタ焼結体１を幅ｈ＝1.20mm、長さｎ＝1.90m
m、厚さｍ＝0.65mmのチップ状に切断した。そのチップ
の幅方向と厚さ方向を含む両端に銀パラジウムペースト
を浸漬法により塗布した。このとき端面を除く面へのペ
ーストのまわり込みが約0.4mm（比較例１）、約0.6mm
（比較例２）になるように作製した。
状サーミスタ焼結体１を幅ｈ＝1.20mm、長さｎ＝1.90m
m、厚さｍ＝0.65mmのチップ状に切断した。そのチップ
の幅方向と厚さ方向を含む両端に銀パラジウムペースト
を浸漬法により塗布した。このとき端面を除く面へのペ
ーストのまわり込みが約0.4mm（比較例１）、約0.6mm
（比較例２）になるように作製した。
これを焼付炉にて800℃で焼き付け、サーミスタ素子
を作製した。
を作製した。
このように作製した試料番号１〜４および比較例１、
２のサーミスタの25℃における抵抗値R25、25℃と50℃
との間におけるＢ定数B25-50を測定した。この結果を第
１表に示す。
２のサーミスタの25℃における抵抗値R25、25℃と50℃
との間におけるＢ定数B25-50を測定した。この結果を第
１表に示す。
この測定結果は、サンプル数100個の平均値である。
第１表より、番号１、２、３、４のサーミスタは、Ｂ
定数B25-50が同程度であるかにもかかわらず抵抗値R25
はさまざまな値を示している。このように、抵抗値調整
用電極２、３を形成し、その形状を選択することによ
り、一つの組成のサーミスタ焼結体を用いて同一外形寸
法のさまざまな抵抗値をもったサーミスタを得ることが
可能となった。
定数B25-50が同程度であるかにもかかわらず抵抗値R25
はさまざまな値を示している。このように、抵抗値調整
用電極２、３を形成し、その形状を選択することによ
り、一つの組成のサーミスタ焼結体を用いて同一外形寸
法のさまざまな抵抗値をもったサーミスタを得ることが
可能となった。
特に、従来一般に得ることが困難であった低抵抗値、
高Ｂ定数と持つサーミスタを容易に得ることが可能とな
った。また、比較例１、２のサーミスタのR25の標準偏
差／平均値の値は、8.39％、15.97％であるが、これに
比較して番号１〜４のサーミスタの同項目の値はいずれ
も小さい。この値が小さいことはその分布が小さいこと
を意味するので、本実施例により製造されたサーミスタ
はその抵抗値の分布が比較例１、２により製造されたサ
ーミスタより小さいことを意味する。
高Ｂ定数と持つサーミスタを容易に得ることが可能とな
った。また、比較例１、２のサーミスタのR25の標準偏
差／平均値の値は、8.39％、15.97％であるが、これに
比較して番号１〜４のサーミスタの同項目の値はいずれ
も小さい。この値が小さいことはその分布が小さいこと
を意味するので、本実施例により製造されたサーミスタ
はその抵抗値の分布が比較例１、２により製造されたサ
ーミスタより小さいことを意味する。
これらの抵抗値の分布を形成する主な原因は端面以外
に形成された電極の形状のばらつきからくると考えられ
るため、本発明による効果が大きい。すなわち、比較例
１、２のように浸漬法により抵抗値調整用電極と端子電
極を一体で形成する方法では、抵抗値調整用電極の形状
ばらつきを抑えることが非常に困難であるのに対して、
実施例１のように抵抗値調整用電極を先に形成する方法
によれば、その形成はスクリーン印刷法などの印刷法に
よりその形状をきわめて精密に形成できるため、その抵
抗値調整用電極の形状のばらつきを小さく抑えることが
可能である。
に形成された電極の形状のばらつきからくると考えられ
るため、本発明による効果が大きい。すなわち、比較例
１、２のように浸漬法により抵抗値調整用電極と端子電
極を一体で形成する方法では、抵抗値調整用電極の形状
ばらつきを抑えることが非常に困難であるのに対して、
実施例１のように抵抗値調整用電極を先に形成する方法
によれば、その形成はスクリーン印刷法などの印刷法に
よりその形状をきわめて精密に形成できるため、その抵
抗値調整用電極の形状のばらつきを小さく抑えることが
可能である。
これにより、高精度の抵抗値をもつサーミスタを高歩
留りで製造することが可能である。
留りで製造することが可能である。
（実施例２） 実施例１と同様の方法で、ウェハ状のサーミスタ素体
１に帯状の電極２を形成した。次にこのサーミスタ素体
の両面の全面にSiO2，B2O3,BaOを主成分とするガラスペ
ーストを印刷し、焼付炉にて850℃で焼き付け、厚さｒ
＝30±10μｍのガラス層５を形成した。
１に帯状の電極２を形成した。次にこのサーミスタ素体
の両面の全面にSiO2，B2O3,BaOを主成分とするガラスペ
ーストを印刷し、焼付炉にて850℃で焼き付け、厚さｒ
＝30±10μｍのガラス層５を形成した。
次にこれを電極２の横ｅ方向に垂直になるように切断
面を選び、厚さ0.10mmのダイヤモンドブレードを用い、
幅ｓ＝1.20mmの短冊状に切り出した。
面を選び、厚さ0.10mmのダイヤモンドブレードを用い、
幅ｓ＝1.20mmの短冊状に切り出した。
この切断面に前述と同様のガラス形成方法により、厚
さｔ＝30±10μｍのガラス層を形成し、４面をガラス層
で被覆した短冊状サーミスタ素体を作製した。
さｔ＝30±10μｍのガラス層を形成し、４面をガラス層
で被覆した短冊状サーミスタ素体を作製した。
さらに、前述の切断により得られた切断面と垂直な方
向でこのサーミスタ素体を電極２の中心がダイヤモンド
ブレードの中心と一致するように長さｕ＝1.90mmのチッ
プ状に切断した。
向でこのサーミスタ素体を電極２の中心がダイヤモンド
ブレードの中心と一致するように長さｕ＝1.90mmのチッ
プ状に切断した。
この切断面を含む両端面に銀ペーストを浸漬法により
塗布した。このとき、切断面を除く面へのペーストのま
わり込みについては、特に留意しなかった。これを焼付
炉にて800℃で焼き付けて端子電極４を形成した（試料
番号５）。
塗布した。このとき、切断面を除く面へのペーストのま
わり込みについては、特に留意しなかった。これを焼付
炉にて800℃で焼き付けて端子電極４を形成した（試料
番号５）。
この実施例２により製造したサーミスタの25℃におけ
る抵抗値R25および25℃と50℃との間におけるＢ定数B
25-50を測定した。
る抵抗値R25および25℃と50℃との間におけるＢ定数B
25-50を測定した。
この結果を第２表に示す。この測定結果はサンプル数
100個の平均値である。
100個の平均値である。
第２表より、実施例２で作製したサーミスタの抵抗値
の標準偏差／平均値の値は、実施例１により製造したサ
ーミスタの同項目の値と同程度である。すなわち、抵抗
値調整用電極を直方体の端面を除く４面すべてに形成し
なくとも端面以外の面にガラス層を形成することによ
り、抵抗値の分布が小さく、高精度の抵抗値をもつサー
ミスタを高歩留りで製造することが可能である。
の標準偏差／平均値の値は、実施例１により製造したサ
ーミスタの同項目の値と同程度である。すなわち、抵抗
値調整用電極を直方体の端面を除く４面すべてに形成し
なくとも端面以外の面にガラス層を形成することによ
り、抵抗値の分布が小さく、高精度の抵抗値をもつサー
ミスタを高歩留りで製造することが可能である。
（実施例３） 縦ａ×横ｂ×厚みｃが50mm×50mm×0.65mmのウェハ状
サーミスタ素体１を用い、このウェハの片面表面に第６
図の工程に示すように長さｄ＝45.0mm、幅ｅ＝0.6mm、
幅方向間隔ｆ＝3.4mmのスリット状のパターンで銀ペー
ストを印刷した。さらにもう一方の表面に同じパターン
で幅方向に他面とは2.0mmずらして銀ペーストを印刷し
た。
サーミスタ素体１を用い、このウェハの片面表面に第６
図の工程に示すように長さｄ＝45.0mm、幅ｅ＝0.6mm、
幅方向間隔ｆ＝3.4mmのスリット状のパターンで銀ペー
ストを印刷した。さらにもう一方の表面に同じパターン
で幅方向に他面とは2.0mmずらして銀ペーストを印刷し
た。
これを焼付炉にて820℃で焼き付け、厚さｇ＝10μｍ
±５μｍの電極２を形成した。
±５μｍの電極２を形成した。
次にこの電極２を形成したサーミスタ素体１の両面の
全面にSiO2，B2O3,BaOを主成分とするガラスペーストを
印刷し、焼付炉にて850℃で焼き付け、厚さｒ＝30±10
μｍのガラス層５を形成した。
全面にSiO2，B2O3,BaOを主成分とするガラスペーストを
印刷し、焼付炉にて850℃で焼き付け、厚さｒ＝30±10
μｍのガラス層５を形成した。
次にこれを電極２の幅ｅ方向に垂直になるように切断
面を選び、厚さ0.10mmのダイヤモンドブレードを用い、
幅ｉ＝1.20mmの短冊状に切り出した。
面を選び、厚さ0.10mmのダイヤモンドブレードを用い、
幅ｉ＝1.20mmの短冊状に切り出した。
この短冊状のサーミスタ素体の切断面に前述と同様の
ガラス形成方法により厚さｊ＝30±10mmのガラス層を形
成し、４面をガラス層で被覆した短冊状のサーミスタ素
体を作製した。
ガラス形成方法により厚さｊ＝30±10mmのガラス層を形
成し、４面をガラス層で被覆した短冊状のサーミスタ素
体を作製した。
さらに前述の切出しによって得られた切断面と垂直な
方向で、電極２の中心がダイヤモンドブレードの中心と
一致するようにサーミスタ素体を長さｋ＝1.90mmのチッ
プ状に切断した。
方向で、電極２の中心がダイヤモンドブレードの中心と
一致するようにサーミスタ素体を長さｋ＝1.90mmのチッ
プ状に切断した。
この切断面をふくむ両端面に銀ペーストを塗布し、焼
付炉にて800℃で焼き付け、端子電極４を形成した。こ
の段階におけるサーミスタ素子の寸法は長さｌ＝約2.0m
m、幅ｍ＝約1.3mm、厚さｎ＝約0.75mmであった。
付炉にて800℃で焼き付け、端子電極４を形成した。こ
の段階におけるサーミスタ素子の寸法は長さｌ＝約2.0m
m、幅ｍ＝約1.3mm、厚さｎ＝約0.75mmであった。
次に電気メッキ法により、このサーミスタ素子の端子
電極４の表面に厚さ２〜３μｍのニッケル層と厚さ４〜
５μｍの半田層を積層した（以上試料番号６）。
電極４の表面に厚さ２〜３μｍのニッケル層と厚さ４〜
５μｍの半田層を積層した（以上試料番号６）。
同様の方法により、電極２を形成する際に用いるパタ
ーンのスリットの幅ｄを1.0mm（番号７）、1.4mm（番号
８）、1.8mm（番号９）、2.2mm（番号10）、2.6mm（番
号11）、3.0mm（番号12）、3.4mm（番号13）に変化させ
て全部で９種類のサーミスタを作製した。このとき、幅
ｅ方向間隔ｆはｅ＋ｆ＝4.0mmとなるように作製した。
ーンのスリットの幅ｄを1.0mm（番号７）、1.4mm（番号
８）、1.8mm（番号９）、2.2mm（番号10）、2.6mm（番
号11）、3.0mm（番号12）、3.4mm（番号13）に変化させ
て全部で９種類のサーミスタを作製した。このとき、幅
ｅ方向間隔ｆはｅ＋ｆ＝4.0mmとなるように作製した。
（比較例３） 電極２を形成しないサーミスタ素子を比較例３として
作製した。
作製した。
このように作製した番号６〜13および比較例３のサー
ミスタの25℃における抵抗値R25および25℃と50℃との
間におけるＢ定数B25-50を測定した。
ミスタの25℃における抵抗値R25および25℃と50℃との
間におけるＢ定数B25-50を測定した。
この結果を表３に示す。この測定結果はサンプル数10
0個の平均値である。
0個の平均値である。
このように、抵抗値調整用電極２を形成し、その形状
を選択することにより、一つの組成のサーミスタ素体を
用いて、同一外形寸法のほぼ同程度のＢ定数を有する様
々な抵抗値をもったサーミスタを得ることができた。
を選択することにより、一つの組成のサーミスタ素体を
用いて、同一外形寸法のほぼ同程度のＢ定数を有する様
々な抵抗値をもったサーミスタを得ることができた。
特に、従来一般に得ることができる困難であった低抵
抗値、高Ｂ定数を持つサーミスタを容易にしかも精度よ
く得ることができる。
抗値、高Ｂ定数を持つサーミスタを容易にしかも精度よ
く得ることができる。
〔発明の効果〕 以上説明したように、本発明では、高精度の抵抗値調
整ができ、しかも高い歩留りの抵抗値調整用電極を持つ
チップ型サーミスタを容易に製造することができる。
整ができ、しかも高い歩留りの抵抗値調整用電極を持つ
チップ型サーミスタを容易に製造することができる。
第１図は本発明第１実施例で製造したチップ型サーミス
タの外観斜視図。 第２図は第１実施例のチップ型サーミスタの模式断面
図。 第３図は第２実施例のチップ型サーミスタの模式断面
図。 第４図は第３実施例のチップ型サーミスタの模式断面
図。 第５図は第１実施例の製造工程を説明する図。 第６図は第３実施例の製造工程を説明する図。 第７図はチップ型サーミスタの模式断面図。 第８図は端子電極で抵抗値調整を行うチップ型サーミス
タの模式断面図。 １…サーミスタ素体、２、３…電極、４…端子電極、５
…ガラス層。
タの外観斜視図。 第２図は第１実施例のチップ型サーミスタの模式断面
図。 第３図は第２実施例のチップ型サーミスタの模式断面
図。 第４図は第３実施例のチップ型サーミスタの模式断面
図。 第５図は第１実施例の製造工程を説明する図。 第６図は第３実施例の製造工程を説明する図。 第７図はチップ型サーミスタの模式断面図。 第８図は端子電極で抵抗値調整を行うチップ型サーミス
タの模式断面図。 １…サーミスタ素体、２、３…電極、４…端子電極、５
…ガラス層。
フロントページの続き (72)発明者 古川 雅啓 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱鉱業セメント株式会社セラミックス 研究所内 (56)参考文献 特開 平１−109702（ＪＰ，Ａ) 実開 昭63−67201（ＪＰ，Ｕ) 実開 昭63−67202（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01C 7/02 - 7/22
Claims (8)
- 【請求項１】焼結したサーミスタ素体をチップ状に切出
してこのチップ型サーミスタ素体の両端面に端子電極を
形成する チップ型サーミスタの製造方法において、 ウェハ状サーミスタ素体の片面または両面に銀ペースト
または銀パラジウムペーストを帯状に印刷して抵抗値調
整用電極を形成し、 この抵抗値調整用電極の幅方向の中心線にそって上記サ
ーミスタ素体を切断することにより、チップ形状の両端
面にこの抵抗値調整用電極がくるように上記サーミスタ
素体を切断し、 切り出されたチップ状サーミスタ素体の両端面にこの抵
抗値調整用電極と電気的に接続して端子電極を形成する ことを特徴とするチップ型サーミスタの製造方法。 - 【請求項２】ウェハ状サーミスタ素体の一片面に印刷さ
れる抵抗値調整用電極は他面の抵抗値調整用電極の中間
に位置するように印刷し、 この抵抗値調整用電極がチップの片端面に交互に現れる
ようにサーミスタ素体のそれぞれの面に抵抗値調整用電
極の幅方向の中心を切断する 請求項１記載のチップ型サーミスタの製造方法。 - 【請求項３】ウェハ状サーミスタ素体の両面に抵抗値調
整用電極を形成した後、サーミスタ素体表面保護用の絶
縁コートを施す 請求項１または２記載のチップ型サーミスタの製造方
法。 - 【請求項４】ウェハ状サーミスタ素体を短冊状に切り出
した後その切り出した側面にサーミスタ素体表面保護用
の絶縁コートを施す 請求項１ないし３のいずれかに記載のチップ型サーミス
タの製造方法。 - 【請求項５】焼結したサーミスタ素体がチップ状に切出
されこのチップ型サーミスタ素体の両端面に端子電極が
形成されたチップ型サーミスタにおいて、 前記チップ型サーミスタ素体の片面、両面または４側面
に抵抗値調整用電極が形成され、 チップ状サーミスタ素体の両端面にこの抵抗値調整用電
極と電気的に接続する端子電極が形成された ことを特徴とするチップ型サーミスタ。 - 【請求項６】チップ状サーミスタ素体の上下面に形成さ
れた抵抗値調整用電極がそれぞれ相対する端面の異なる
一方の端子電極とのみ接続された請求項５記載のチップ
型サーミスタ。 - 【請求項７】チップ状サーミスタ素体表面に形成された
調整用電極形成面に絶縁コートが施された請求項５また
は６記載のチップ型サーミスタ。 - 【請求項８】端子電極を除くチップ型サーミスタ表面の
４側面に絶縁コートが施された請求項５または６記載の
チップ型サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2334320A JP2847102B2 (ja) | 1990-06-08 | 1990-11-29 | チップ型サーミスタおよびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-151285 | 1990-06-08 | ||
| JP15128590 | 1990-06-08 | ||
| JP2334320A JP2847102B2 (ja) | 1990-06-08 | 1990-11-29 | チップ型サーミスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127401A JPH04127401A (ja) | 1992-04-28 |
| JP2847102B2 true JP2847102B2 (ja) | 1999-01-13 |
Family
ID=26480586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2334320A Expired - Lifetime JP2847102B2 (ja) | 1990-06-08 | 1990-11-29 | チップ型サーミスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2847102B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06231906A (ja) * | 1993-01-28 | 1994-08-19 | Mitsubishi Materials Corp | サーミスタ |
| JPH07176405A (ja) * | 1993-12-21 | 1995-07-14 | Murata Mfg Co Ltd | Ｎｔｃサーミスタ素子 |
| JPH09205005A (ja) | 1996-01-24 | 1997-08-05 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
| US5739743A (en) * | 1996-02-05 | 1998-04-14 | Emc Technology, Inc. | Asymmetric resistor terminal |
| JP3269404B2 (ja) * | 1996-10-02 | 2002-03-25 | 三菱マテリアル株式会社 | チップ型サーミスタ及びその製造方法 |
| JP3060966B2 (ja) * | 1996-10-09 | 2000-07-10 | 株式会社村田製作所 | チップ型サーミスタおよびその製造方法 |
| JPH10144504A (ja) * | 1996-11-06 | 1998-05-29 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
-
1990
- 1990-11-29 JP JP2334320A patent/JP2847102B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04127401A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0829886B1 (en) | Chip resistor and a method of producing the same | |
| US6151771A (en) | Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure | |
| JPH06231906A (ja) | サーミスタ | |
| JPH10189318A (ja) | ネットワーク抵抗器の製造方法 | |
| JPH0833327B2 (ja) | 温度センサ | |
| US20010000215A1 (en) | Chip device, and method of making the same | |
| KR100318251B1 (ko) | 서미스터칩과이것의제조방법 | |
| JP2847102B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JP3109700B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3147134B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH06302406A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3199264B2 (ja) | 負特性サーミスタ | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| JP3528972B2 (ja) | Ｎｔｃサーミスタ | |
| JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
| JP2003124006A (ja) | サーミスタ | |
| JP3622852B2 (ja) | サーミスタの製造方法 | |
| JP2001167907A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP3269404B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10144501A (ja) | チップ抵抗器及びその製造方法 | |
| KR19990044154A (ko) | 저 저항칩 저항기 | |
| JP2001313203A (ja) | 負特性サーミスタおよびその製造方法 | |
| JP2718196B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |