JPH0653012A - 複合型チップサーミスタ及びその製造方法 - Google Patents

複合型チップサーミスタ及びその製造方法

Info

Publication number
JPH0653012A
JPH0653012A JP20102192A JP20102192A JPH0653012A JP H0653012 A JPH0653012 A JP H0653012A JP 20102192 A JP20102192 A JP 20102192A JP 20102192 A JP20102192 A JP 20102192A JP H0653012 A JPH0653012 A JP H0653012A
Authority
JP
Japan
Prior art keywords
thermistor
common electrode
substrate
electrodes
ntc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20102192A
Other languages
English (en)
Inventor
Makoto Numata
真 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP20102192A priority Critical patent/JPH0653012A/ja
Publication of JPH0653012A publication Critical patent/JPH0653012A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【目的】 1つのチップ内に複数の異なるサーミスタ特
性を呈する複数のサーミスタを形成する。 【構成】 サーミスタ素地2の内部に共通電極3及びこ
れと組合わされて各々異なるサーミスタ特性を呈する、
6種類のサーミスタTH1乃至TH6が形成されるよう
に例えば6つの対向電極4A乃至4Fを形成する。これ
によって、1つのチップ内に6種類の異なったサーミス
タ特性を呈する6種類のサーミスタを形成することがで
きる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、1つのチップ内に各々
サーミスタ特性の異なる複数のサーミスタを有する複合
型チップサーミスタ及びその製造方法に関する。
【0002】
【従来の技術】例えばNTCサーミスタとして図7に示
したような構造が知られている。このNTCサーミスタ
21は、サーミスタ素地22の内部に形成された2つの
内部電極23A,23Bと、これらの内部電極23A,
23Bと導通するようにサーミスタ素地22の表面に形
成された2つの外部電極24A,24Bとを有してい
る。このような構造のNTCサーミスタ21の抵抗値
は、内部電極23A,23Bの膜厚T,長さ寸法L(紙
面方向),対向距離M及びサーミスタ素地22などによ
って決定される。
【0003】また、他のNTCサーミスタの従来例とし
て図8に示したような構造が知られている。このNTC
サーミスタ31は、サーミスタ素地32の内部に一部が
重なるように形成された2つの内部電極33A,33B
と、これら内部電極33A,33Bと導通するようにサ
ーミスタ素地32の表面に形成された2つの外部電極3
4A,34Bとを有している。このような構造のNTC
サーミスタ31の抵抗値は、主として内部電極33A,
33Bの重なり寸法W,2つの内部電極33A,33B
間の距離S及び長さ寸法L(紙面方向)によって決定さ
れる。
【0004】このようなNTCサーミスタ21,31は
チップ部品として用いられ、各種電子機器のプリント基
板に面実装されて、個々の部品例えばIC,トランジス
タ,水晶発振子などの温度補償用部品として適用されて
いる。
【0005】
【発明が解決しようとする課題】ところで従来のNTC
サーミスタでは、1つのチップ内には1つのサーミスタ
特性を呈するような構造しか考えられていないため、適
用対象によっては特性ごとの複数のサーミスタを実装す
る等効率が悪くなるという問題がある。
【0006】例えば多数の温度補償用部品を必要とする
電子機器の場合は、プリント基板上に多数の特性の異な
るNTCサーミスタをチップ部品として面実装しなけれ
ばならないので、プリント基板の面積利用効率が悪くな
ってしまう。
【0007】本発明は以上のような問題に対処してなさ
れたもので、効率の良い適用を可能にした複合型チップ
サーミスタ及びその製造方法を提供することを目的とす
るものである。
【0008】
【課題を解決するための手段】上記目的を達成するため
に本発明の複合型チップサーミスタは、サーミスタ素地
の内部に形成された共通電極と、前記サーミスタ素地の
内部に前記共通電極と対向するように配置されかつ各々
が共通電極と組合わされて異なったサーミスタ特性を呈
するように形成された複数の対向電極と、前記共通電極
及び複数の対向電極と独立して導通するように前記サー
ミスタ素地の表面に形成された多数の外部電極とを備え
たことを特徴とするものである。
【0009】また、本発明の複合型チップサーミスタの
製造方法は、サーミスタ基板を用意する工程と、前記サ
ーミスタ基板上に共通電極及びこれを対向するように複
数の対向電極を形成する工程と、前記共通電極及び複数
の対向電極を含むサーミスタ基板を覆うように絶縁体を
形成する工程と、前記サーミスタ基板表面及び絶縁体表
面に前記共通電極及び複数の対向電極と独立して導通す
る多数の外部電極を形成する工程とを含むことを特徴と
するものである。
【0010】
【作用】請求項1記載の本発明の構成によれば、サーミ
スタ素地の内部に形成された共通電極と複数の対向電極
とを組合わせることにより、複数の異なるサーミスタ特
性を呈する複数のサーミスタを1つのチップ内に形成す
ることができる。
【0011】請求項2記載の本発明の構成によれば、サ
ーミスタ基板上に共通電極及び複数の対向電極を形成
し、各電極及びサーミスタ基板を覆うように絶縁体を形
成した後、サーミスタ基板表面及び絶縁体表面に各電極
と導通する多数の外部電極を形成することにより、複数
の異なるサーミスタ特性を呈する複数のサーミスタを1
つのチップ内に製造することができる。
【0012】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
【0013】図1は本発明の複合型チップサーミスタの
実施例を示す斜視図で、図2に図1のA−A線断面図を
示し、図3に内部の平面図を示している。本実施例の複
合型チップサーミスタ1は、例えばNTCサーミスタの
場合に例をとると、図3から明らかなようにNTCサー
ミスタ素地2の内部に形成されたAg,Ag−Pd,A
u,Pt,Pdなどの導電性材料からなる共通電極3
と、同様にサーミスタ素地2の内部に共通電極3と対向
するように配置されかつ各々が共通電極3と組合わされ
て異なったNTCサーミスタ特性を呈するように形成さ
れ共通電極3と同様な導電性材料からなる例えば6つの
対向電極4A乃至4Fと、共通電極3及び6つの対向電
極4A乃至4Fと独立して導通するように前記サーミス
タ素地2の表面に形成された外部電極5及び外部電極6
A乃至6Fとを備えている。
【0014】図3に示すように、6つの対向電極4A乃
至4Fは共通電極3と組合わされて各々NTCサーミス
タTH1乃至TH6が構成される場合、図5に示したよ
うな各々異なるNTCサーミスタ特性A乃至Fを呈する
ように、対向面寸法L1乃至L6,対抗距離M1乃至M
6が異なるように配置されている。このように対向電極
4A乃至4Fのパターンを変化することにより、共通電
極3と組合わせてNTCサーミスタを構成する場合、各
々のNTCサーミスタTH1乃至TH6の抵抗を容易に
調整することができるので、各特性を異ならせることが
できる。
【0015】次に図4を参照して本発明の複合型チップ
サーミスタの製造方法を工程順に説明する。
【0016】先ず、A工程のように、NTCサーミスタ
基板8を用意してこの上に所望の複数のNTCサーミス
タ特性を呈するような、複数の対向電極と共通電極とを
組合わせた複数のユニット9を形成する。すなわち、1
つのユニット9には例えば図1に示したような6つの異
なったNTCサーミスタ特性を呈するように共通電極3
と共に6つの対向電極4A乃至4Fを配置させるように
する。なお、各ユニット9には予め前記したようなA
g,Ag−Pd,Au,Pt,Pdなどの導電性材料を
含んだ導電ペーストを塗布する。
【0017】次に、B工程のように、NTCサーミスタ
基板8を熱処理を施して前記導電ペーストを焼付けるこ
とにより、各ユニットの対向電極及び共通電極を形成す
る。あるいは各電極の形成方法は、スパッタ蒸着法等の
蒸着法を用いてもよい。また電極形成後必要に応じて電
極のトリミングを行う。
【0018】続いて、C工程のように、共通電極及び対
向電極を含むサーミスタ基板8を覆うようにガラスや樹
脂などの絶縁体10を形成する。これは必要に応じて焼
付けや硬化を行うことにより形成する。
【0019】次に、D工程のように、サーミスタ基板8
上に絶縁体10が形成されてなるサーミスタ素地12
を、ダイシングソーなどで各ユニット9ごとに分割す
る。これによって、E工程のようなチップ13がユニッ
トの数だけ得られることになる。一例として、1つのチ
ップは図2に示したようなパターンの共通電極3及び6
つの対向電極4A乃至4Fを有している。
【0020】続いて、F工程のように、サーミスタ基板
8表面及び絶縁体10表面に、共通電極3及び6つの対
向電極4A乃至4Fと独立して導通する外部電極5及び
6A乃至6Fを形成する。これによって図1の構造の複
合チップサーミスタを得ることができる。
【0021】このような本実施例によって得られた図1
乃至図3に示した複合チップサーミスタ1によれば、サ
ーミスタ素地2の内部には共通電極3とこれに対向する
ように配置された6つの対向電極4A乃至4Fが形成さ
れているので、1つの小型チップ内に図5に示したよう
に異なるNTCサーミスタ特性A乃至Fを有する6つの
NTCサーミスタTH1乃至TH6を形成することがで
きる。従って、多数の温度補償用部品を必要とする電子
機器のプリント基板上に面実装する場合、1つのチップ
部品をプリント基板上に面実装すればよいのでプリント
基板の面積利用効率を向上できるため、面積利用効率の
よい小型のチップサーミスタを得ることができる。
【0022】また、本発明の複合型チップサーミスタの
製造方法によれば、サーミスタ基板8上に絶縁体10を
形成してなるサーミスタ素地12の内部に共通電極3及
びこれに対向するように6つの対向電極4A乃至4Fを
含むユニットのような複数のユニット9を形成した後、
各ユニット9ごとに分割するようにしたので、1つのチ
ップ内に異なるNTCサーミスタ特性を有する複数のN
TCサーミスタを容易に製造することができる。
【0023】特にサーミスタ基板8として均一比抵抗の
ものを用いれば、共通電極3及び複数の対向電極4A乃
至4Fを両電極の対向面寸法及び対向距離を異ならせる
ように形成することにより、多様なNTCサーミスタ特
性を呈する複数のNTCサーミスタを簡単に製造するこ
とができる。
【0024】また、本発明の他の製造方法として図6に
示すように、A工程で用意したグリーンシート状態のサ
ーミスタ基板8を、B工程のように焼成しないままで共
通電極3及び複数の対向電極4を形成し、さらに絶縁体
10を形成した後C工程のように、これらを一体に焼成
処理するように形成することもできる。
【0025】本実施例ではNTCサーミスタに例をあげ
て説明したが何らこれに限ることはない。また、例とし
て6種類の異なるサーミスタを形成する場合について説
明したが、これも必要に応じて任意の種類を選ぶことが
できる。
【0026】
【発明の効果】以上述べたように本発明によれば、サー
ミスタ素地の内部に共通電極及びこれと対向する複数の
対向電極を形成するようにしたので、1つの小型チップ
内に互いにサーミスタ特性の異なる複数のサーミスタを
形成することができる。
【図面の簡単な説明】
【図1】本発明の複合型チップサーミスタの実施例を示
す斜視図である。
【図2】図1のA−A線断面図である。
【図3】図1の内部構造を示す平面図である。
【図4】本発明の複合型チップサーミスタの製造方法を
示す工程図である。
【図5】本実施例により1つのチップで得られる6種類
のNTCサーミスタの特性図である。
【図6】本発明の他の製造方法を示す工程図である。
【図7】従来例を示す断面図である。
【図8】他の従来例を示す断面図である。
【符号の説明】
2 サーミスタ素地 3 共通電極 4A乃至4F 対向電極 5 外部電極 6A乃至6F 外部電極 8 サーミスタ基板 10 絶縁体 12 サーミスタ素地

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 サーミスタ素地の内部に形成された共通
    電極と、前記サーミスタ素地の内部に前記共通電極と対
    向するように配置されかつ各々が共通電極と組合わされ
    て異なったサーミスタ特性を呈するように形成された複
    数の対向電極と、前記共通電極及び複数の対向電極と独
    立して導通するように前記サーミスタ素地の表面に形成
    された多数の外部電極とを備えたことを特徴とする複合
    型チップサーミスタ。
  2. 【請求項2】 サーミスタ基板を用意する工程と、前記
    サーミスタ基板上に共通電極及びこれと対向するように
    複数の対向電極を形成する工程と、前記共通電極及び複
    数の対向電極を含むサーミスタ基板を覆うように絶縁体
    を形成する工程と、前記サーミスタ基板表面及び絶縁体
    表面に前記共通電極及び複数の対向電極と独立して導通
    する多数の外部電極を形成する工程とを含むことを特徴
    とする複合型チップサーミスタの製造方法。
JP20102192A 1992-07-28 1992-07-28 複合型チップサーミスタ及びその製造方法 Withdrawn JPH0653012A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20102192A JPH0653012A (ja) 1992-07-28 1992-07-28 複合型チップサーミスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20102192A JPH0653012A (ja) 1992-07-28 1992-07-28 複合型チップサーミスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0653012A true JPH0653012A (ja) 1994-02-25

Family

ID=16434150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20102192A Withdrawn JPH0653012A (ja) 1992-07-28 1992-07-28 複合型チップサーミスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0653012A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582165B1 (en) 1999-08-02 2003-06-24 Sumitomo Electric Industries, Ltd. Edge tip changing type rotary cutting tool

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582165B1 (en) 1999-08-02 2003-06-24 Sumitomo Electric Industries, Ltd. Edge tip changing type rotary cutting tool

Similar Documents

Publication Publication Date Title
US4792781A (en) Chip-type resistor
US7099131B2 (en) Surge absorber and surge absorber array
JPH0653012A (ja) 複合型チップサーミスタ及びその製造方法
JP2810467B2 (ja) 主として温度測定用に意図されたサーミスターおよびサーミスターの製造方法
JPH06252612A (ja) ストリップ線路内蔵回路基板
JPH03203212A (ja) 複合チップ部品及びその製造方法
JPH0964612A (ja) 誘電体フィルタとその製造方法およびこれを実装した実装体
JP2000124008A (ja) 複合チップサーミスタ電子部品およびその製造方法
JP2003037001A (ja) チップ抵抗器およびその製造方法
JPH0653007A (ja) チップ型サーミスタ及びその製造方法
JP2739453B2 (ja) ヒューズ機能付コンデンサ、及びその製造方法
JPS6165465A (ja) 厚膜多層基板における膜抵抗体の製造方法
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPH08255704A (ja) チップサーミスタ及びその製造方法
JPH1167508A (ja) 複合素子及びその製造方法
JP2004207526A (ja) 複合電子部品及びその特性調整方法
JP2627625B2 (ja) 積層集積回路
JPH04211505A (ja) チップ形圧電振動子
JPS6362301A (ja) 薄膜集積回路
JPH0546310Y2 (ja)
JPS6240787A (ja) 厚膜チツプ抵抗
JPH09120902A (ja) チップ電子部品とその製造方法
JPS6074671A (ja) ハイブリツド集積回路装置
JPH0714668U (ja) 回路基板装置
JPH01114210A (ja) 遅延線

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005