JPH07201507A - チップ抵抗器及びその製造方法 - Google Patents

チップ抵抗器及びその製造方法

Info

Publication number
JPH07201507A
JPH07201507A JP5336023A JP33602393A JPH07201507A JP H07201507 A JPH07201507 A JP H07201507A JP 5336023 A JP5336023 A JP 5336023A JP 33602393 A JP33602393 A JP 33602393A JP H07201507 A JPH07201507 A JP H07201507A
Authority
JP
Japan
Prior art keywords
resistor
electrodes
pair
insulator
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5336023A
Other languages
English (en)
Inventor
Hisanobu Morioka
久宣 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5336023A priority Critical patent/JPH07201507A/ja
Publication of JPH07201507A publication Critical patent/JPH07201507A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C3/00Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
    • H01C3/10Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration
    • H01C3/12Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration lying in one plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【目的】チップ抵抗器自体の大きさを大きくすることな
く、また、抵抗体の幅も狭くすることを抑えて抵抗体の
長手方向長さを長くし、高サージ電圧等の印加による抵
抗値の変化を小さくすることができるチップ抵抗器及び
その製造方法を提供する。 【構成】第1の抵抗体を一対の電極間に最短経路以外の
経路に沿って形成し、電極間の抵抗体の長手方向長さを
最短経路よりも長くする。一方、前記一対の電極間に
は、前記第1の抵抗体を形成するのに加えて、第1の絶
縁体を介して第2の抵抗体を形成することにより、全体
としての抵抗体の幅は第1の抵抗体の幅と第2の抵抗体
の幅との和とする。その結果、耐サージ電圧が向上す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チップ抵抗器に関す
る。
【0002】
【従来の技術】たとえば車載用の電子部品では、耐電圧
特性の優れたものが要求されるが、チップ抵抗器の場合
には、耐電圧特性として、落雷等の影響で発生する高サ
ージ電圧等の印加の前後でその抵抗値が変化するという
問題がある。このような抵抗値の変化は、チップ抵抗器
の抵抗体の長さ、つまり抵抗体を流れる電流経路の長さ
が長い程、小さくなることが知られている。
【0003】典型的な従来技術の構成は、図6及び図7
に示されるようにアルミナ基板1上の両端に一対の電極
2、3が形成され、この電極2、3間に抵抗体4が形成
される。この抵抗体4上にはガラス層5が保護層として
形成されている。このような従来構成のものでは、抵抗
体の長さLが、チップ抵抗器自体の大きさによって制限
されることになるが、一方、近年の傾向として、チップ
抵抗器自体の大きさが小型化する傾向にあり、このサー
ジ電圧の問題は一層厳しさを増している。そこで、チッ
プ抵抗器自体の大きさを大きくすることなく、上記耐サ
ージ電圧の問題に対処するために、図8に示される構成
が考えられる。
【0004】図8において、アルミナ基板1上の両端に
一対の電極2、3が形成され、この電極2、3間に、抵
抗体を流れる電流経路の長さを長くするために略Z字状
の抵抗体4が形成されている。この抵抗体4上にはガラ
ス層5が保護層として形成されている。
【0005】
【発明が解決しようとする課題】このような構成では、
抵抗体4の長手方向長さは長くなるが、その幅は狭くな
る。しかし、サージ電圧の問題は、抵抗体の長手方向長
さのみならず、抵抗体の幅が小さくなれば、耐サージ電
圧の特性が低下するとが知られている。したがって、図
8に示す構成では、抵抗体4の長手方向長さは長くする
ことはできるが、その幅が狭くなる分だけ、サージ電圧
の特性が低下するいう問題があった。
【0006】そこで、本発明の目的は、チップ抵抗器自
体の大きさを大きくすることなく、抵抗体の長手方向長
さを長くするとともに、その幅も図8に示す構成に比べ
て大幅に広くして、高サージ電圧等の印加による抵抗値
の変化を小さくすることができるチップ抵抗器及びその
製造方法を提供することである。
【0007】
【課題を解決するための手段】本発明は、基板と、前記
基板の両端に形成された一対の電極と、前記一対の電極
間に最短経路以外の経路に沿って形成された第1の抵抗
体と、少なくとも前記電極の一部を残して前記第1の抵
抗体上に形成された第1の絶縁体と、前記一対の電極間
に接続され、前記第1の抵抗体と同様に前記一対の電極
間の最短経路以外の経路で前記第1の絶縁体上に形成さ
れた第2の抵抗体と、前記第2の抵抗体上に形成された
第2の絶縁体と、を含むことを特徴とするチップ抵抗器
である。
【0008】また、本発明は、基板の両端に一対の電極
を形成し、前記一対の電極間に最短経路以外の経路に沿
って第1の抵抗体を印刷して焼成し、少なくとも前記電
極の一部を残して前記第1の抵抗体上に第1の絶縁体を
印刷して焼成し、前記一対の電極間に接続され、前記第
1の抵抗体と同様に前記一対の電極間の最短経路以外の
経路で前記第1の絶縁体上に第2の抵抗体を印刷して焼
成し、前記第2の抵抗体上に第2の絶縁体を印刷して焼
成することを特徴とするチップ抵抗器の製造方法であ
る。
【0009】さらにまた本発明は、基板と、前記基板の
両端に形成された一対の電極と、前記一対の電極間に最
短経路以外の経路に沿って形成された第1の抵抗体と、
少なくとも前記電極の一部を残して前記第1の抵抗体上
に形成された第1の絶縁体と、前記一対の電極間に接続
され、前記第1の抵抗体と同様に前記一対の電極間の最
短経路以外の経路で前記第1の絶縁体上に、第1の抵抗
体に直接接触しないように形成された第2の抵抗体と、
前記第2の抵抗体上に形成された第2の絶縁体と、を含
むことを特徴とするチップ抵抗器である。
【0010】また、本発明は、基板の両端に一対の電極
を形成し、前記一対の電極間に最短経路以外の経路に沿
って第1の抵抗体を印刷して焼成し、少なくとも前記電
極の一部を残して前記第1の抵抗体上に第1の絶縁体を
印刷して焼成し、前記一対の電極間に接続され、前記第
1の抵抗体と同様に前記一対の電極間の最短経路以外の
経路で前記第1の絶縁体上に、第1の抵抗体に直接接触
しないように第2の抵抗体を印刷して焼成し、前記第2
の抵抗体上に第2の絶縁体を印刷して焼成することを特
徴とするチップ抵抗器の製造方法である。
【0011】
【作用】本発明に従えば、第1の抵抗体を一対の電極間
に最短経路以外の経路に沿って形成したので、電極間の
抵抗体の長手方向長さを最短経路よりも長くすることが
できる。一方、前記一対の電極間には、前記第1の抵抗
体を形成するのに加えて、第1の絶縁体を介して第2の
抵抗体を形成するので、全体としての抵抗体の幅は第1
の抵抗体の幅と第2の抵抗体の幅との和となる。その結
果、図8に示す構成に比べ耐サージ電圧が向上する。ま
た、前記第2の抵抗体は前記第1の抵抗体上に前記第1
の絶縁体を介して形成したので、該チップ抵抗器自体は
大型化することはない。
【0012】また、本発明に従えば、第1の抵抗体を印
刷して焼成し、前記第1の抵抗体上に第1の絶縁体を印
刷して焼成するが、第2の抵抗体および第2の絶縁体
も、第1の抵抗体および第1の絶縁体と同様に印刷焼成
して形成することができる。
【0013】
【実施例】図1は本発明の一実施例のチップ抵抗器の平
面図、図2はそのY−Y線縦断面図を示す。図1及び図
2を参照して本実施例のチップ抵抗器の構成について説
明する。アルミナ基板11上に一対の上面電極12、1
2が形成され、これら上面電極12、12を接続するよ
うに第1の抵抗体13が上面電極12、12間の最短経
路以外の経路で形成され、その上に第1の絶縁層14を
介して第2の抵抗体15が形成される。第2の抵抗体1
5は、前記第1の抵抗体13と接触せずに前記上面電極
12、12間に該電極間の最短経路以外の経路を経て接
続されている。前記第1及び第2の抵抗体13、15
は、後述するように長手方向長さを長くすべく、略Z字
状の平面形状を有する。
【0014】前記第2の抵抗体15上にはオーバーコー
トガラス層16が形成される。アルミナ基板11の側面
には、前記上面電極12の一部を覆う一対の、側面電極
17が形成され、この側面電極17および上面電極12
の表面はメッキ層18が形成される。次に、図3及び図
4を参照してチップ抵抗器の製造方法について説明す
る。図3は本発明によるチップ抵抗器の各製造工程にお
ける平面図を、また図4はそのそれぞれのY−Y線に対
する縦断面図を示す。
【0015】図3(1)及び図4(1)を参照して、ま
ず、アルミナ基板11上の両端部にAg−Pdを主成分
とする無機成分およびテレピネオール、エチルセルロー
スを主成分とする有機成分を含有するペーストを印刷
し、150℃、0.5時間で乾燥して焼成して一対の上
面電極12を形成する。次に、第1の抵抗体13を形成
する(図3(2)及び図4(2)参照)。第1の抵抗体
13は、RuO2を主成分とする無機成分およびテレピ
ネオール、エチルセルロースを主成分とする有機成分を
含有するペーストを図3(2)に示すような略Z字状の
平面形状にパターン印刷して150℃、0.5時間乾燥
させた後、焼却炉で850℃、1時間焼成して形成す
る。この第1の抵抗体13は、相互に間隔をあけて平行
に延びる延在部13a、13bと各延在部13a、13
bを連結する連結部13cとから成り、前記各延在部1
3a、13bの連結部13cを反対側端部は前記一対の
上面電極に接続される。こうして形成された第1の抵抗
体13は、その長手方向の長さが前記上面電極12間を
最短経路で結ぶパターンよりも十分長くなるのは明かで
ある。なお、前記上面電極12は、前記第1の抵抗体1
3の焼成時に同時に焼成することもできる。
【0016】次に図3(3)及び図4(3)に示すよう
に、前記第1の抵抗体13の主要部を覆うようにPbO
−B23−SiO2系ガラスを主成分とする無機成分お
よびテレピネオール、エチルセルロースを主成分とする
有機成分を含有するペーストを印刷して150℃で0.
5時間乾燥した後に、850℃で1時間、焼成炉にて焼
成し、第1の絶縁層14を形成する。
【0017】次に、図3(4)及び図4(4)に示すよ
うに、第2の抵抗体15を形成する。第2の抵抗体15
は、前述した第1の抵抗体と同様な工程によって前記第
1の絶縁層14上に形成するが、その平面形状は、第1
の抵抗体13と点対象となるパターンに形成する。即
ち、第2の抵抗体15も、前記第1の抵抗体13と同様
に相互に間隔をあけて平行に延びる延在部15a、15
bと各延在部15a、15bを連結部15cから成り、
前記各延在部15a、15bの連結部15cと反対側端
部は、前記一対の上面電極12に接続される。
【0018】次に、図3(5)及び図4(5)に示すよ
うに、第2の絶縁体16が前記第1の絶縁体14と同様
の工程で形成される。最後に、図1、図2に示すように
前記上面電極12の一部及び前記アルミナ基板11の側
面を覆うように、Ag−Pdを主成分とする無機成分お
よびテレピネオール、エチルセルロースを主成分とする
有機成分を含有するペーストを塗布して乾燥した後に焼
成して側面電極17を形成する。そして、この側面電極
17の表面にメッキ層18を形成することによって、前
述したチップ抵抗器が形成される。
【0019】このような構成のチップ抵抗器では、従来
技術の項で述べたように、耐サージ電圧は、抵抗体の長
さ及び幅と密接な関係がある。図5に本件発明者が行っ
た実験結果を示す。図5のグラフでは、5kVのサージ
電圧を印加した場合における抵抗体の長さ(mm)と抵
抗値変化率(%)を示す。同図中、3つの測定結果
(a、b,c)は、それぞれ抵抗体の幅が0.6mm、
1.2mm、1.8mmの場合を示している。同図から
明かなように、チップ抵抗器は、抵抗体の長さが長いほ
ど抵抗値変化率が小さくなるとともに、抵抗体の幅が大
きくなるほど抵抗値変化率が小さくなる。即ち、抵抗値
変化率を小さく抑えるためには、抵抗体の長さを長くす
るとともに、その幅を大きくすれば良いことが分かっ
た。
【0020】そこで、本実施例では、抵抗体を図3
(2)及び図3(4)に示すように、略Z字状とするこ
とで両上面電極12間を結ぶ電流経路に関して、その長
手方向長さを長くするとともに、第1の抵抗体13に加
えて第2の抵抗体15を形成することによって両上面電
極12間を結ぶ電流経路に関して図8に示す構成に比べ
てその幅を十分大きくすることができる。
【0021】具体的には、本実施例では、両上面電極1
2間の間隔は、0.9mmであり、図3(2)、(4)
に示す略Z字状の形状とすることで、その長手方向長さ
が1.2mmとなり、結果的に 0.3mm長くするこ
とができる。また、抵抗体の幅は、それぞれ、0.6m
mであり、第1及び第2の抵抗体13、15を設けるこ
とにより0.6mm×2=1.2mmとなり、2倍の幅
とすることができる。
【0022】従来の典型的なチップ抵抗器では、抵抗体
の長さは0.9mm,幅1.8mmであり、その抵抗値
変化率が−23%(図5参照)であったものが、まず、
本実施例の第1の抵抗体13のみを用いた場合には、抵
抗値変化率は−21%となる。しかし、第1の抵抗体1
3のみではその幅が十分ではないために抵抗値変化率を
十分小さく抑えることができない。そこで、第2の抵抗
体15を併せて形成することにより、結果的にその幅を
2倍にして抵抗値変化率を−16%まで抑えることが可
能となる。
【0023】なお、図3、図4の各工程における焼成工
程は同時に行ってもよいし、一部(例えば上面電極12
のみ)を個別に焼成してもよい。めっき層18は、側面
電極17のはんだ付け性がよければ、なくてもよい。前
記第1の絶縁層14は、第1及び第2の抵抗体がそれぞ
れ絶縁できるならば、その大きさ、パターン形成は任意
でよい。また、第2の絶縁層16は、各抵抗体13、1
5が覆われていれば、その大きさ、パターン形状は任意
である。
【0024】前記抵抗体13、15のパターンは、本実
施例では略Z字形状としたが、その長手方向の長さが長
くなれば、そのパターンは任意である。なお、本実施例
では、抵抗体を2層設ける構成について説明したが、抵
抗体の幅を大きくするために、3層、4層の構成として
もよい。なお、本実施例では、厚膜方法による製造方法
を示したが、薄膜方法による製造方法を用いてもよい。
【0025】
【発明の効果】以上のように本発明に従えば、チップ抵
抗器自体の大きさを大きくすることなく、抵抗体の長手
方向の長さのみならず、その幅も大きくできる。したが
って、実装密度を低下させることなく、高サージ電圧の
印加等による抵抗値の変化量を小さく抑えることがで
き、耐サージ電圧を高めることが可能となる。
【0026】また、本発明の製造方法によれば、特に複
雑な工程を用いることなく、容易に製造することができ
る。
【図面の簡単な説明】
【図1】 図1は本発明の一実施例の構成を示す平面
図、
【図2】 図2はその断面図
【図3】 図3は本発明の一実施例の製造方法を示す平
面図
【図4】 図4はその断面図
【図5】 図5は抵抗体の長さと抵抗値変化率との関係
を示すグラフ
【図6】 図6は典型的な従来技術の構成を示す平面図
【図7】 図7はその断面図
【図8】 図8は第2の従来技術の構成を示す平面図
【符号の説明】
11 ・・・ アルミナ基板 13 ・・・ 第1の抵抗体 14 ・・・ 第2の絶縁層 15 ・・・ 第1の抵抗体 16 ・・・ 第2の絶縁層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板と、 前記基板の両端に形成された一対の電極と、 前記一対の電極間に最短経路以外の経路に沿って形成さ
    れた第1の抵抗体と、 少なくとも前記電極の一部を残して前記第1の抵抗体上
    に形成された第1の絶縁体と、 前記一対の電極間に接続され、前記第1の絶縁体上に形
    成された第2の抵抗体と、 前記第2の抵抗体上に形成された第2の絶縁体と、を含
    むことを特徴とするチップ抵抗器。
  2. 【請求項2】基板の両端に一対の電極を形成し、 前記一対の電極間に最短経路以外の経路に沿って第1の
    抵抗体を印刷して焼成し、 少なくとも前記電極の一部を残して前記第1の抵抗体上
    に第1の絶縁体を印刷して焼成し、 前記一対の電極間に接続され、前記第1の絶縁体上に第
    2の抵抗体を印刷して焼成し、 前記第2の抵抗体上に第2の絶縁体を印刷して焼成する
    ことを特徴とするチップ抵抗器の製造方法。
  3. 【請求項3】基板と、 前記基板の両端に形成された一対の電極と、 前記一対の電極間に最短経路以外の経路に沿って形成さ
    れた第1の抵抗体と、 少なくとも前記電極の一部を残して前記第1の抵抗体上
    に形成された第1の絶縁体と、 前記一対の電極間に接続され、前記第1の絶縁体上に、
    第1の抵抗体に直接接触しないように形成された第2の
    抵抗体と、 前記第2の抵抗体上に形成された第2の絶縁体と、を含
    むことを特徴とするチップ抵抗器。
  4. 【請求項4】基板の両端に一対の電極を形成し、 前記一対の電極間に最短経路以外の経路に沿って第1の
    抵抗体を印刷して焼成し、 少なくとも前記電極の一部を残して前記第1の抵抗体上
    に第1の絶縁体を印刷して焼成し、 前記一対の電極間に接続され、前記第1の絶縁体上に、
    第1の抵抗体に直接接触しないように第2の抵抗体を印
    刷して焼成し、 前記第2の抵抗体上に第2の絶縁体を印刷して焼成する
    ことを特徴とするチップ抵抗器の製造方法。
JP5336023A 1993-12-28 1993-12-28 チップ抵抗器及びその製造方法 Pending JPH07201507A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5336023A JPH07201507A (ja) 1993-12-28 1993-12-28 チップ抵抗器及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5336023A JPH07201507A (ja) 1993-12-28 1993-12-28 チップ抵抗器及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07201507A true JPH07201507A (ja) 1995-08-04

Family

ID=18294901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5336023A Pending JPH07201507A (ja) 1993-12-28 1993-12-28 チップ抵抗器及びその製造方法

Country Status (1)

Country Link
JP (1) JPH07201507A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514052B2 (en) 2010-05-18 2013-08-20 Rohm Co., Ltd. Surface-mounted resistor and substrate for mounting the same thereon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514052B2 (en) 2010-05-18 2013-08-20 Rohm Co., Ltd. Surface-mounted resistor and substrate for mounting the same thereon

Similar Documents

Publication Publication Date Title
US3560256A (en) Combined thick and thin film circuits
WO2017002566A1 (ja) 配線基板およびサーマルヘッド
US6861941B2 (en) Chip resistor
JPH0534094Y2 (ja)
JP2616515B2 (ja) 厚膜抵抗体,厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路
JPH07201507A (ja) チップ抵抗器及びその製造方法
JPH07201508A (ja) チップ抵抗器及びその製造方法
JPH08316002A (ja) 電子部品及び複合電子部品
JP2002231502A (ja) フィレットレス形チップ抵抗器及びその製造方法
WO2020170750A1 (ja) 抵抗器
JP2839262B2 (ja) チップ抵抗器とその製造方法
JP2739453B2 (ja) ヒューズ機能付コンデンサ、及びその製造方法
JPH06204001A (ja) 積層形チップ固定抵抗器
JPH08330102A (ja) チップ抵抗器
JPH01120802A (ja) 抵抗内蔵電子部品の製造方法
JPH0766006A (ja) 角形チップサーミスタ
JPH0774005A (ja) チップ型セラミックサ−ミスタ
JPS6262501A (ja) 厚膜基板装置
JPH09153328A (ja) チップヒューズ
JP2000195701A (ja) 角形チップ抵抗器およびその製造方法
JPH02146701A (ja) 厚膜集積回路およびその製造方法
JPH08236004A (ja) チップヒューズ及びその製造方法
JPH04359489A (ja) 回路基板の製造方法
JPS6297391A (ja) 薄膜回路
JPH0385010A (ja) ディレイライン装置