JPH0385010A - ディレイライン装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 星漿圭曵剋里豆里 本発明はディレィライン装置、特にテレビ受像機などに
よく使用されるディレィライン装置に関する。

藍米旦肢量 一般のディレィライン装置は第４図に示すようにセラミ
ック基板１０上の一部に金属膜１１が蒸着され、その上
に酸化物などで形成された誘電膜１２が積層形成され、
さらにこの誘電膜１２の上に金属膜１３が誘電膜１２と
セラミック基板１０とに跨って蒸着形成されている。そ
して、金属膜１１と金属膜１３との間でコンデンサが形
成され、セラミック基板１０にあらかじめ設けられてい
る孔（図示せず）に金属膜１３の上からインダクター１
４が差し込まれ、金属膜１３とインダクター１４とが接
続されてディレィライン装置が構成されている。

日が　゛しよ　とする課 上記従来のディレィライン装置では、絶縁体であるセラ
ミック基板１０が用いられ、このセラミック基板１０に
孔（図示されていない）が開けられて、この孔にセラミ
ック基板１０とは別個のインダクター１４が取り付けら
れる構造であるので、インダクタ−１４自体の占める体
積もディレィライン装置の体積に含まれ、このディレィ
ライン装置の体積が大きくなってしまう課題があった。

また、セラミック基板１０に代えてシリコン基板が用い
られた場合には、シリコン基板に孔が開けられてインダ
クター１４が差し込まれ接続されると、シリコンが低抵
抗であるため第３図中の２０に示すように短絡してしま
うという課題があった。

さらに、シリコン基板上にコンダクタ−１４が蒸着ある
いは印刷された場合には、第３図に示すようにインダク
ター１４とシリコン基板１５との間に浮遊容量２１が発
生し、この浮遊容量２１がディレィライン容量に影響し
てディレィライン装置に誤動作が発生するという課題が
生じていた。

本発明は上記した課題に鑑み発明されたものであって、
シリコン基板を用いて、コンパクトな、しかち短絡や浮
遊容量などが発生せず、誤動作のないディレィライン装
置を提供することを目的としている。

。　　　”するための 上記した目的を達成するために本発明に係るディレィラ
イン装置は、シリコン基板上に複数個のコンデンサとイ
ンダクターとが形成され、前記インダクターと前記シリ
コン基板との間に絶縁層が形成されていることを特徴と
している。

惺囲 上記した構成によれば、シリコン基板上に複数個のコン
デンサとインダクターとが形成されており、前記インダ
クターと前記シリコン基板との間に絶縁層が形成されて
いるので、インダクターとシリコン基板とのあいだの短
絡が防止される。また、前記絶縁層の形成によって、前
記インダクターと前記シリコン基板との間の浮遊容量も
ディレィライン装置のコンデンサと比較して、非常に小
さくなり誤動作の発生もなくなる。

叉亘困 以下、本発明に係るディレィライン装置の実施例を第１
図および第２図に基づいて説明する。

３０は比抵抗０．００１Ω・ＣＩＩ＋以下のｎ−Ｔｙｐ
ｅシリコン基板であり、このシリコン基板３０の一表面
（図中上部約半分）には熱酸化法によってＳｉＯ□膜３
１膜形１されている。そして、ＳｉＯ□膜３１膜形１さ
れている側のシリコン基板３０の表面下半分にはＡｌｔ
ｏｓを主成分とする絶縁層３２が形成されており、絶縁
層３２の表面にはスパッタリング法で略螺旋形状のイン
ダクター３３が適所に所要の個数だけ形成されている。

また、５ｉｎｓ膜３１とＡ１１ａｓで形成された絶縁層
３２とに跨って、ＡＩからなる上部電極３４が短冊状に
所要の個数だけ形成され、インダクター３３と上部電極
３４とはＡ１ワイヤ３５によって接続されている。

シリコン基板３０の裏面には下部電極３６が略全面に形
成されており、下部電極３６はＡｕ−５ｂ（Ｓｂ：１％
）で構成されている。

次に、上記ディレィライン装置の製造方法を説明する。

まず、ｎ−Ｔｙｐｅシリコン基板３０を、１１００℃で
＼ ６０分間拡散炉に入れて表面を酸化し、５ｉＯａ膜３１
を形成する。このシリコン基板３０にＳｉｎｇ膜３１膜
形１された側の表面下半分に、Ａｌｌ０ｎが主成分のペ
ーストをスクリーン印刷し、１１００℃で焼成して絶縁
層３２を形成する。その後、絶縁層３２表面の所定位置
に、スパッタリング法によってインダクター３３を所要
の個数だけ蒸着させる。インダクター３３の組成はＮｉ
　：　Ｚｎ　：　Ｆｅ　：　Ｃａがｌ：１：２：０．ｌ
の割合となっている。そして、短冊状のＡ１からなる上
部電極３４をＳｉｎｇ膜３１膜形１層３２とに跨って、
抵抗線加熱法で形成する。また、同様の抵抗線加熱法で
、シリコン基板３０の裏面全体にＡｕ−３ｂ　（Ｓｂ　
：　１％）で構成された下部電極３６を形成する。

最後にワイヤボンディング法を用いて上部電極３４とイ
ンダクター３３とをＡｌワイヤ３５で接続する。

上記実施例におけるディレィライン装置では、下部電極
３６とＡＩからなる上部電極３４との間に、低抵抗であ
るｎ　−Ｔｙｐｅシリコン基板３０と誘電体であるＳｉ
Ｏ□膜３１膜形１装されて、ディレィラインのコンデン
サが形成されている。そして、シリコン基板３０上に形
成された絶縁層３２の表面にインダクター３３が形成さ
れているので、インダクター３３とシリコン基板３０と
の短絡は生じない、また、インダクター３３とシリコン
基板３０との間に絶縁層３２が形成されていることによ
って、インダクター３３とシリコン基板３ｏとの間の浮
遊容量を極力小さく抑えることができる。したがって、
インダクター３３とシリコン基板３０との間の浮遊容量
をディレィラインの容量と比較して極めて小さくするこ
とができる。

しかも、上記実施例によればインダクター３３がシリコ
ン基板３０から突出するようなことがなく、シリコン基
板３０を用いて非常にコンパクトなディレィライン装置
を製作することができる。

なお、上記実施例においてはシリコン基板３０にｎ−Ｔ
ｙｐｅのシリコン基板３０を用いたが、なにちｎ−Ｔｙ
ｐｅのシリコン基板３０に限られるものではなく、Ｐ−
Ｔｙｐｅのシむコン基板でもよく、Ｐ−Ｔｙｐｅのシリ
コン゛基板を使用する場合には裏面に形成する下部電極
３６はＡＩ製の上部電極３４と同一のものでちよい。

また、上記実施例では誘電体層となる５ｉＯｉ膜３１が
シリコン基板３０表面の略全面に形成されているが、絶
縁層３２が形成される下部部分にはＳｉ０ｇ膜が形成さ
れていなくても上記実施例と同様の効果を得ることがで
きる。

完」しと九里 以上の説明により明らかなように、本発明に係るディレ
ィライン装置は、シリコン基板上に複数個のコンデンサ
とインダクターとが形成され、前記インダクターと前記
シリコン基板との間に絶縁層が形成されているので、前
記インダクターと前記シリコン基板との短絡は生じない
、また、前記インダクターと前記シリコン基板との間に
絶縁層が形成されているので、前記インダクターと前記
シリコン基板との間の浮遊容量を極力小さく抑えること
ができ、ディレィラインの容量と比較して前記浮遊容量
が極めて小さくなり、誤動作をおこすことがない。

したがって、シリコン基板を用いてコンパクトな、しか
も誤動作の少ない性能の良いディレィライン装置を提供
することができる。

【図面の簡単な説明】

第１図は本発明に係るディレィライン装置を示す平面図
、第２図は第１図におけるＩＩ　−Ｈ線断面図、第３図
はディレィライン装置の短絡および浮遊容量を説明する
ための等価回路図、第４図は従来のディレィライン装置
を示す斜視図である。 ３０・・・シリコン基板、 ３２・・・絶縁層、 ３３・・・イ ンダクター

Claims (1)

【特許請求の範囲】
1. （１）　シリコン基板上に複数個のコンデンサとインダ
   クターとが形成され、前記インダクターと前記シリコン
   基板との間に絶縁層が形成されていることを特徴とする
   ディレイライン装置。