JPS6159801A - バリスタの製造方法 - Google Patents
バリスタの製造方法Info
- Publication number
- JPS6159801A JPS6159801A JP59181710A JP18171084A JPS6159801A JP S6159801 A JPS6159801 A JP S6159801A JP 59181710 A JP59181710 A JP 59181710A JP 18171084 A JP18171084 A JP 18171084A JP S6159801 A JPS6159801 A JP S6159801A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- silver
- electrodes
- energy barrier
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は銀電極とバリスタ素子間のエネルギー障壁を利
用することにより、高性能のバリスタを提供するバリス
タの製造方法に関するものである０従来例の構成とその
問題点 近年、家電機器、産業機器の電気回路の半導体化が著し
く進み、その主要構成要素であるＩＣ。
用することにより、高性能のバリスタを提供するバリス
タの製造方法に関するものである０従来例の構成とその
問題点 近年、家電機器、産業機器の電気回路の半導体化が著し
く進み、その主要構成要素であるＩＣ。
トランジスタ等の半導体電子部品のサージ対策が不可欠
のものとなって来ている。一般に、サージ底圧の抑制に
は電圧非直線性が高く、サージ耐量の大きい金属酸化物
バリスタが用いられている。
のものとなって来ている。一般に、サージ底圧の抑制に
は電圧非直線性が高く、サージ耐量の大きい金属酸化物
バリスタが用いられている。
金属酸化物バリスタのサージ抑制能力は制限電圧比とし
て定義されている。今、バリスタに Ａの電流を印加し
た時、バリスタの両電極間に発生した電圧をＶ＆Ａとす
ると、制限電圧比は 、ｖａＡ／ｖ１ｍＡ 但しａ
Ａ〉１ ｍＡで示される０ここで′Ｖ１．ｌｎＡはバ
リスタ電圧である。
て定義されている。今、バリスタに Ａの電流を印加し
た時、バリスタの両電極間に発生した電圧をＶ＆Ａとす
ると、制限電圧比は 、ｖａＡ／ｖ１ｍＡ 但しａ
Ａ〉１ ｍＡで示される０ここで′Ｖ１．ｌｎＡはバ
リスタ電圧である。
この値が小さいパ・リスク程、サージ抑制能力は優れて
いる。半導体電子部品の駆動電圧の低圧化が進んでいる
今日１．より優れたサージ抑制能力を持つバリスタが市
場から強く求められている。
いる。半導体電子部品の駆動電圧の低圧化が進んでいる
今日１．より優れたサージ抑制能力を持つバリスタが市
場から強く求められている。
以下、図面を参照しながら従来のバリスタの構成とその
問題点を説明する。
問題点を説明する。
第１図は従来のバリスタの斜視図、第２図は同断面図で
ある。第１図において１ａ、１ｂは酸化亜鉛を主成分と
するバリスタ素子、２ａ、２ｂ。
ある。第１図において１ａ、１ｂは酸化亜鉛を主成分と
するバリスタ素子、２ａ、２ｂ。
２ｃ、２ｄは電極であり、例えばＡｌ−Ｃｕメタリコン
、銀ペーストの焼付は処理等にょシ形成されている◇バ
リスタ素子１ａ、１ｂは、電極２ｂ。
、銀ペーストの焼付は処理等にょシ形成されている◇バ
リスタ素子１ａ、１ｂは、電極２ｂ。
２Ｃ上に半田ペースト３を塗布後、加熱することにより
固定されている。今、電極２ｂ、２．ｃにＡ１１−Ｃｕ
メタリコ／を使用したとするとＺｎＯ−Ａ１間にエネル
ギー障壁は生じず、オーミックな接続が得られる。電極
２ｂ、２ｃに銀電極を用いた場合、ＺｎＯ−Ａｇ間には
約１．５−２Ｖのエネルギー障壁が生じる。しかし、こ
のエネルギー障壁は半田ペーストを用いてバリスタ素子
１ａ、１ｂを接着する際、銀と半田が合金を形成し、エ
ネルギー障壁は消失しオーミックな接続が得られる。こ
こでエネルギー障壁の大きさと、制限電圧比の関係につ
いて考えてみる。簡単なため、重ねるバリスタ素子１ａ
、１ｂの特性は同一とし、外側の電極面（第１図では２
ａ、２ｄ）はオーミックな接続がとれているものとする
０今、バリスタ電圧をｖｌ。
固定されている。今、電極２ｂ、２．ｃにＡ１１−Ｃｕ
メタリコ／を使用したとするとＺｎＯ−Ａ１間にエネル
ギー障壁は生じず、オーミックな接続が得られる。電極
２ｂ、２ｃに銀電極を用いた場合、ＺｎＯ−Ａｇ間には
約１．５−２Ｖのエネルギー障壁が生じる。しかし、こ
のエネルギー障壁は半田ペーストを用いてバリスタ素子
１ａ、１ｂを接着する際、銀と半田が合金を形成し、エ
ネルギー障壁は消失しオーミックな接続が得られる。こ
こでエネルギー障壁の大きさと、制限電圧比の関係につ
いて考えてみる。簡単なため、重ねるバリスタ素子１ａ
、１ｂの特性は同一とし、外側の電極面（第１図では２
ａ、２ｄ）はオーミックな接続がとれているものとする
０今、バリスタ電圧をｖｌ。
制限電圧をｖａ、電極とバリスタ素子間のエネルギー障
壁をｖＥＧ とすると、従来のバリスタは接続面２ｂ、
２ｃでオーミックな続接が得られているため制限電圧比
は ■ａ／■１ ・・・・・・・・・・・・
・・・ （１）で示される。一方、接続面２ｂ、２ｃに
エネルギー障壁が存在する場合、その制限電圧比はで示
される。（２）式を（１）式で割って整理するととなる
。ここで定義よ６ｖ＆＞ｖ、であるから（３）式はｖＥ
Ｇが０の時、すなわちオーミックな接続の時１となり、
ｖＥＧが存在する時、必ず１より小さな値をとる。従っ
て電極−バリスタ素子間のエネルギー障壁が大きい程、
制限電圧比は良好となるのである。前述のように、従来
のバリスタは接続面で電極−バリスタ素子のエネルギー
障壁が消失するため、バリスタの非常に重要な特性の１
つである制限電圧比が悪化するのである。また従来のバ
リスタは電極を印刷、メタリコン等により作成している
ので、素子を重ねる際、電極のズレが生じ有効面積が低
下するため、制限電圧は更に悪くなるのである。
壁をｖＥＧ とすると、従来のバリスタは接続面２ｂ、
２ｃでオーミックな続接が得られているため制限電圧比
は ■ａ／■１ ・・・・・・・・・・・・
・・・ （１）で示される。一方、接続面２ｂ、２ｃに
エネルギー障壁が存在する場合、その制限電圧比はで示
される。（２）式を（１）式で割って整理するととなる
。ここで定義よ６ｖ＆＞ｖ、であるから（３）式はｖＥ
Ｇが０の時、すなわちオーミックな接続の時１となり、
ｖＥＧが存在する時、必ず１より小さな値をとる。従っ
て電極−バリスタ素子間のエネルギー障壁が大きい程、
制限電圧比は良好となるのである。前述のように、従来
のバリスタは接続面で電極−バリスタ素子のエネルギー
障壁が消失するため、バリスタの非常に重要な特性の１
つである制限電圧比が悪化するのである。また従来のバ
リスタは電極を印刷、メタリコン等により作成している
ので、素子を重ねる際、電極のズレが生じ有効面積が低
下するため、制限電圧は更に悪くなるのである。
発明の目的
本発明は上記従来の欠点に鑑みてなされたもの。
であり、電極−バリスタ素子間のエネルギー障壁を利用
することにより制限電圧特性の優れたバリスタを提供す
ることを目的とするものである。
することにより制限電圧特性の優れたバリスタを提供す
ることを目的とするものである。
発明の構成
上記目的を達成するために、本発明のバリスタの製造方
法は、酸化亜鉛を主成分とするバリスタ素子の表裏両面
に銀ペーストを塗布し、前記バリスタ素子を複数個重ね
た後、前記銀ペーストの焼付は処理することを特徴とし
、この方法によって高性能なバリスタが安価に製造でき
ることになる。
法は、酸化亜鉛を主成分とするバリスタ素子の表裏両面
に銀ペーストを塗布し、前記バリスタ素子を複数個重ね
た後、前記銀ペーストの焼付は処理することを特徴とし
、この方法によって高性能なバリスタが安価に製造でき
ることになる。
実施例の説明
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第３図は本発明の一実施例におけるバリスタの斜視図、
第４図は同断面図である。第３図および第４図において
、４ａ、 ４ｂはバリスタ素子、５ａ、ｓｂ、５ｃは
銀電極である。銀電極５ｂはバリスタ素子４ａ、 ４
ｂに銀ペーストを塗布後、重ね合わせ、銀焼付は処理を
行うことにより形成されている。
第４図は同断面図である。第３図および第４図において
、４ａ、 ４ｂはバリスタ素子、５ａ、ｓｂ、５ｃは
銀電極である。銀電極５ｂはバリスタ素子４ａ、 ４
ｂに銀ペーストを塗布後、重ね合わせ、銀焼付は処理を
行うことにより形成されている。
本発明の効果を実験結果とともに示す。使用したバリス
タ素子４ａ、 ４ｂは、バリスタ電圧（■１ｍＡ）が
１５Ｖ素子径２０φの同一ロットの試料を用いた。銀焼
き付は温度は５００°Ｃ１保持時間は３０分間である。
タ素子４ａ、 ４ｂは、バリスタ電圧（■１ｍＡ）が
１５Ｖ素子径２０φの同一ロットの試料を用いた。銀焼
き付は温度は５００°Ｃ１保持時間は３０分間である。
従来例のバリスタ接合はペースト半田で２３０℃３０秒
間オーブンで加熱することにより行った。
間オーブンで加熱することにより行った。
＊１）バリスタ電圧をｓｏＶに設定した場合の換算値
以上の結果から、本発明のバリスタは、バリスタ素子の
接合面で銀電極−バリスタ素子間があるため、制限電圧
比特性が従来例に比へ良好な値となっていることがわか
る。
接合面で銀電極−バリスタ素子間があるため、制限電圧
比特性が従来例に比へ良好な値となっていることがわか
る。
発明の効果
以上のように、本発明におけるバリスタの製造方法によ
れば、バリスタ素子間の接合を銀電極で行い、銀電極と
バリスタ素子間のエネルギー障壁を利用することにより
、優れた制限電圧特性を得ることができる。さらに、電
極形成とバリスタ素子の接合を同時に行うので工数の低
減によるコストダウンも図ることができる。
れば、バリスタ素子間の接合を銀電極で行い、銀電極と
バリスタ素子間のエネルギー障壁を利用することにより
、優れた制限電圧特性を得ることができる。さらに、電
極形成とバリスタ素子の接合を同時に行うので工数の低
減によるコストダウンも図ることができる。
第１図は従来の方法により製造したバリスタの斜視図、
第２図は同断面図、第３図は本発明バリスタの製造方法
により製造したバリスタの一実施例における斜視図、第
４図は同断面図である。 ４ａ、 ４ ｂ・−−−−・バリスタ素子、５ａ、
ｓｂ、 ５ｃ・・・・・・銀電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名弔１
図
第２図は同断面図、第３図は本発明バリスタの製造方法
により製造したバリスタの一実施例における斜視図、第
４図は同断面図である。 ４ａ、 ４ ｂ・−−−−・バリスタ素子、５ａ、
ｓｂ、 ５ｃ・・・・・・銀電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名弔１
図
Claims (1)
- 酸化亜鉛を主成分とするバリスタ素子の表裏両面に銀ペ
ーストを塗布し、前記バリスタ素子を複数個重ねた後、
前記銀ペーストの焼付け処理を行うバリスタの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181710A JPS6159801A (ja) | 1984-08-31 | 1984-08-31 | バリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181710A JPS6159801A (ja) | 1984-08-31 | 1984-08-31 | バリスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159801A true JPS6159801A (ja) | 1986-03-27 |
Family
ID=16105501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181710A Pending JPS6159801A (ja) | 1984-08-31 | 1984-08-31 | バリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159801A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325903A (ja) * | 1989-06-23 | 1991-02-04 | Ngk Insulators Ltd | 避雷素子の接合方法 |
-
1984
- 1984-08-31 JP JP59181710A patent/JPS6159801A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325903A (ja) * | 1989-06-23 | 1991-02-04 | Ngk Insulators Ltd | 避雷素子の接合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6159801A (ja) | バリスタの製造方法 | |
| JPS5816162Y2 (ja) | サ−ジ吸収器 | |
| JPS6181602A (ja) | バリスタ | |
| JPH0347282Y2 (ja) | ||
| JP2760039B2 (ja) | サージ吸収器の製造方法 | |
| JPS63107012A (ja) | 電子部品 | |
| JPS6010701A (ja) | 正特性サ−ミスタ | |
| JPH0347283Y2 (ja) | ||
| JPS6150301A (ja) | バリスタ | |
| JPS593559Y2 (ja) | サ−ジ吸収器 | |
| JPS5919364Y2 (ja) | バリスタ | |
| JPH0316253Y2 (ja) | ||
| JPH0316252Y2 (ja) | ||
| DE2049571A1 (de) | Halbleiterbauelement | |
| JPH0311843Y2 (ja) | ||
| JPS6123302A (ja) | バリスタの製造方法 | |
| JPS60202904A (ja) | バリスタ | |
| JPH0370361B2 (ja) | ||
| JPH0316255Y2 (ja) | ||
| JPS6331354Y2 (ja) | ||
| JPH0430722B2 (ja) | ||
| JPH0415563B2 (ja) | ||
| JPS63153805A (ja) | 電圧非直線性抵抗素子の製造方法 | |
| JPS60142503A (ja) | バリスタ | |
| JPH0385010A (ja) | ディレイライン装置 |