JPS6123302A

JPS6123302A - バリスタの製造方法

Info

Publication number: JPS6123302A
Application number: JP59143530A
Authority: JP
Inventors: 雅昭勝又; 高見　昭宏
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-07-11
Filing date: 1984-07-11
Publication date: 1986-01-31
Also published as: JPH0576762B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はバリスタの製造方法に関するものであ、す、銀
電極とバリスタ素子間のエネルギー障壁を保護し、高性
能のバリスタの製造方法を提供することを目的とする。

従来例の構成とその問題点２　′＼− 近年、家電機器、産業機器の電気回路の半導体化が著し
く進み、その主要構成要素である半導体電子部品のザー
ジ対策が不可欠のものとなって来ている。一般に、ザー
ジ電圧の抑制には電圧非直線性が高く、ザージ耐量の大
きい金属酸化物バリスタが用いられている。しかし、現
在、半導体電子部品の駆動電圧は低下傾向にあり、その
ほとんどのものが１０ｖ以下である。これに伴い、低電
圧回路用でザージ抑制性能の高いバリスタが市場から求
められている。

以下、図面を参照しながら従来のバリスタの製造方法に
ついて説明する。第１図は従来のバリスタの正面図、第
２図は同断面図である。第１図および第２図において、
１は金属酸化物バリスタ素子で、例えば酸化亜鉛を主成
分とした焼結体である。２ａ、２ｂはバリスタ素子１」
二に設けられた銀電極で、蒸着、焼付は処理等により形
成されている。３ａ、３ｂは銀電極２ａ、２ｂよシ取出
されたリード線である。４ａ、４ｂはリード線３ａ。

３ｂを銀電極２ａ、２ｂに固定するだめの半田で３″− ある。通常、リード線３ａ、３ｂとバリスタ素子１の接
続は、バリスタ素子１０両面に設けられた銀電極２ａ、
２ｂを先端がクロスしだコの字形のリードではさみ、半
田槽に電極面全体をディップすることによりなされてい
る。

一般に、金属酸化物バリスタと、その表面に形成された
電極は仕事関数の差によりエネルギー障壁を持つ。例え
ば酸化亜鉛型バリスタと銀電極のエネルギー障壁は両面
で３．０〜４．ＯＶであり、これはバリスタ電圧（ｖｌ
ｒｌｌＡ）に依らず常に一定の値をとる。ところが、こ
のエネルギー障壁は、銀電極の全面を半田付けすること
により大ｄ］に破壊され、その結果バリスタ素子の緒特
性の劣化を引き起こす。エネルギー障壁の破壊の度合は
一定ではなく、半田槽の温度、ディップ時間、銀電極面
の厚みによっても左右されるが、半田付は面積の影響を
最も強く受ける。しかしながら、従来のバリスタの製造
方法は、銀電極全体を半田付けしているため、エネルギ
ー障壁の破壊によりバリスタ電圧が０■〜４ｖの範囲で
低下していた。このバリスタ電圧の低下は、バリスタ電
圧が高い場合、大きな問題とはならないが、低電圧バリ
スター特にバリスタ電圧が３０Ｖ以下の場合、バリスタ
電圧のバラツキ、すなわち歩留り低下の主原因となる。

さらに、バリスタの最も重要な特性の一つに制限電圧比
がある。制限電圧とは、所定の電流をバリスタに印加し
た時、その電極間に発生する電圧であり、制限電圧をバ
リスタ電圧（ｖｌｒｒｌＡ）で除した値が制限電圧比と
して定義されている。すなわち、バリスタにａＡの電流
を印加した時、発生した電圧を■ａＡ　とすると、制限
電圧比は”ａＡ／　”１ｍＡ　　　但しａＡ〉１ｒｒｌ
Ａで示される。この制限電圧比は、バリスタの銀電極全
体を半田ディツプすることにより大きく悪化する。今、
バリスタ電圧を■１．制限電圧をｖａ、銀電極とバリス
タ素子のエネルギー障壁をｖＥＧ（電流により変化しな
いものとする）とすると、従来のバリスタの制限電圧比
は ■ａ／ｖ１　　・・・・・・−・−−−・・・・−・・
・・・・・・・・（１）で示される。半田ディツプによ
りエネルギー障壁６′−一が破壊されない場合、同一のバリスタ電圧を持つバリス
タ素子の制限電圧比はで示される。（２）式を（１）式で割って整理するとと
なる。

ここで定義よりｖａ〉■１であるので（３）式は１より
小さい値をとる。従って銀電極−バリスタ素子間のエネ
ルギー障壁が大きい程、制限電圧比は良好となる。従来
のバリスタの製造方法では、銀電極全体を半田ディツプ
するだめ、銀電極−バリスタ素子間のエネルギー障壁が
低下し、制限電圧比が悪化するのである。

また、従来、半田ディツプの前にバリスタ素子全面にフ
ラックスを塗布する。フラックスは半田デイツプ後、有
機溶剤にて洗浄するが、バリスタ６Ａ′−・発明の目的本発明は上記欠点に鑑みてなされたものであり、バリス
タ素子上の銀電極とリード線の半田付は方法を改善する
ことにより、制限電圧比が良く、課電寿命特性の良好な
バリスタを歩留り良く製造する方法を提供するものであ
る。

発明の構成上記目的を達成するために、本発明のバリスタの製造方
法は、金属酸化物バリスタ素子の両面に形成された銀電
極の上端部分と、」二記銀電極の少なくとも一方より取
出されたリード線の先端部分とをディップ法により半田
付けする方法であり、この方法によって、半田は銀電極
の一部にしか付着しなくなり、特性の優れたバリスタを
容易に得ることができる。

実施例の設明以下、本発明の実施例について図面を参照しながら説明
する。

第３図は本発明の一実施例におけるバリスタの正面図、
第４図は同断面図である。第３図および第４図において
、６は金属酸化物、たとえば酸化亜鉛を主成分とした焼
結体よりなるバリスタ素子、ｅａ、６ｂはバリスタ素子
６の両面に、蒸着、焼付けなどの処理を施して形成した
銀電極、７ａ。

７ｂはリード線で第１図、第２図の構成と同じものであ
る。８ａ、８ｂはリード線７ａ、７ｂを銀電極ｅａ、ｅ
ｂに固定するだめの半田で、半田付は部分の面積は、銀
電極６ａ、６ｂの面積の５０％以下である。本発明によ
りバリスタを製造する場合、リード線７ａ、７ｂの上端
部を、バリスタ素子５上の銀電極６ａ　、　６ｂの上部
に合わせ、フラックスをリード１７ａ、７ｂの上端を含
むバリスタ素子６の上部にのみ塗布し、半田槽にこの部
分をディップする。このようにすると、半田は銀電極６
ａ、６ｂの」二部にしか付着しなくなり、銀電極の任意
の面積を容易に半田付けする事ができる。

本発明の効果を実験結果とともに示す。使用したバリス
タ素子５は、バリスタ電圧（■１ｆｒｌＡ）が２２■、
素子径２０φの同一ロソトの試料である。半田槽の温度
は２３０°Ｃ、ディップ時間は約２秒である。第５図は
、半田付は面積とｖｌｒｒｌＡの劣化中との関係である
。半田付は面積を銀電極６ａ、６ｂの面積の５ａ％以下
にすることにより、”　１　ｍＡの劣化を約５チ以下に
押えることが可能である。従って、本発明のバリスタの
製造方法により、半田デイツプ工程でのバリスタ電圧の
劣化を大巾に低減させることができ、歩留り向上の有力
な手段となる。第６図は半田付は面積と制限電圧比との
関係である。銀電極全面に半田ディツプを施した場合、
■１ｏＡ／■１ｍＡが１．８０であるのに対し、本発明
によれば、１．６５以下の高性能のバリスタを容易に製
造することができる。これは■１ｍＡ−２２，。

Ｖのバリスタ素子の場合、■１ｏＡを３ｖ以上低下でき
るということである。さらに、本発明によれば、半田デ
ィツプの前に必ず行われるフラックス浸漬工程において
、従来はバリスタ素子のほぼ全９４−・ソクス残分の影響を強く受ける課電寿命特性の向上をも
図ることができるのである。

発明の効果以上のように、本発明におけるリード線の半田付は方法
によれば、銀電極とバリスタ素子間で形成されるエネル
ギー障壁の破壊を防ぐことによりバリスタ電圧の低下を
押え、制限電圧比の劣化を防ぎ、歩留り良く所定の特性
を有するバリスタを製造することができる。さらに、フ
ラックスのバリスタ素子への影響を低減し、課電寿命特
性を向上させる効果も合わせ持つものであり、本発明は
バリスタの製造方法として非常に利用価値の高いもので
ある。

【図面の簡単な説明】第１図は従来のバリスタの製造方法におけるバリスタの
正面図、第２図は同断面図、第３図は本発明のバリスタ
の製造方法におけるバリスタの正面図、第４図は同断面
図、第６図は半田付は面積１０”−’ 特性図である。６・・・・バリスタ素子、６ａ、６ｂ・・銀電極、７　
ａ　、　７ｂ・・・・リード線、ｓａ、ｓｂ・・・・・
半田。

Claims

【特許請求の範囲】

（１）金属酸化物バリスタ素子の両面に形成された銀電
極の上端部分と、上記銀電極の少なくとも一方より取出
されたリード線の先端部分とを、ディップ法により半田
付けしたことを特徴とするバリスタの製造方法。
（２）少なくとも一方の銀電極の半田付け部分の面積が
、銀電極の面積の５０％以下であることを特徴とする特
許請求の範囲第１項記載のバリスタの製造方法。