JPH04359489A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH04359489A JPH04359489A JP16109991A JP16109991A JPH04359489A JP H04359489 A JPH04359489 A JP H04359489A JP 16109991 A JP16109991 A JP 16109991A JP 16109991 A JP16109991 A JP 16109991A JP H04359489 A JPH04359489 A JP H04359489A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- pattern
- resistor
- glass film
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000011521 glass Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 238000010304 firing Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 230000002829 reductive effect Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は回路基板の製造方法に関
し、特に基板表面に導体パターンと、該導体パターンを
部分的に覆う２層構造のガラス膜と、抵抗体パターンと
を有する回路基板の製造方法に関するものである。
し、特に基板表面に導体パターンと、該導体パターンを
部分的に覆う２層構造のガラス膜と、抵抗体パターンと
を有する回路基板の製造方法に関するものである。
【０００２】
【従来の技術】従来、例えばハイブリッドＩＣ等に用い
られる回路基板は、その表面に導体パターンと、この導
体パターンを部分的に覆い耐静電気などの目的で部分的
に覆うガラス膜と、導体パターン間に橋設された抵抗体
パターンとを有している。このような回路基板を製造す
るには、まず基板上に導体材料をスクリーン印刷により
塗布した後、乾燥し焼成することにより導体パターンを
形成する。次にガラス材を、静電気などの影響を受ける
ことが考えられる導体パターン上に塗布した後、乾燥し
焼成することによりガラス膜を形成する。このとき、上
記ガラス材を１回だけ塗布及び焼成して単層構造のガラ
ス膜を形成すると、ピンホール等の発生により完全に導
体パターンを覆うことができずにガラス膜の保護効果が
低下しがちになることから、通常はガラス材の塗布及び
焼成を２回行い、ガラス膜を下層及び上層の２層構造と
している。そして、抵抗体材料を上記同様に導体パター
ン間に塗布した後、乾燥し焼成することにより抵抗体パ
ターンを形成する。
られる回路基板は、その表面に導体パターンと、この導
体パターンを部分的に覆い耐静電気などの目的で部分的
に覆うガラス膜と、導体パターン間に橋設された抵抗体
パターンとを有している。このような回路基板を製造す
るには、まず基板上に導体材料をスクリーン印刷により
塗布した後、乾燥し焼成することにより導体パターンを
形成する。次にガラス材を、静電気などの影響を受ける
ことが考えられる導体パターン上に塗布した後、乾燥し
焼成することによりガラス膜を形成する。このとき、上
記ガラス材を１回だけ塗布及び焼成して単層構造のガラ
ス膜を形成すると、ピンホール等の発生により完全に導
体パターンを覆うことができずにガラス膜の保護効果が
低下しがちになることから、通常はガラス材の塗布及び
焼成を２回行い、ガラス膜を下層及び上層の２層構造と
している。そして、抵抗体材料を上記同様に導体パター
ン間に塗布した後、乾燥し焼成することにより抵抗体パ
ターンを形成する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記ガ
ラス膜は２層構造であることから比較的厚くなり、その
後抵抗体材料をスクリーン印刷する際にガラス膜の近傍
部分と、それ以外の部分とで塗布量にばらつきを生じ、
焼成後の抵抗体パターンの膜厚にばらつきを生じる問題
があった。また、導体パターン形成後にガラス膜の下層
、上層及び抵抗体パターンを形成するべく３回以上基板
を加熱することから、特に導体パターンと、基板との接
着強度が徐々に低下しがちになる問題があった。
ラス膜は２層構造であることから比較的厚くなり、その
後抵抗体材料をスクリーン印刷する際にガラス膜の近傍
部分と、それ以外の部分とで塗布量にばらつきを生じ、
焼成後の抵抗体パターンの膜厚にばらつきを生じる問題
があった。また、導体パターン形成後にガラス膜の下層
、上層及び抵抗体パターンを形成するべく３回以上基板
を加熱することから、特に導体パターンと、基板との接
着強度が徐々に低下しがちになる問題があった。
【０００４】このような従来技術の問題点に鑑み、本発
明の主な目的は、抵抗体パターンの膜圧を均一化し得る
と共に導体パターンと基板との接着強度が低下すること
のない回路基板の製造方法を提供することにある。
明の主な目的は、抵抗体パターンの膜圧を均一化し得る
と共に導体パターンと基板との接着強度が低下すること
のない回路基板の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上述した目的は本発明に
よれば基板表面に導体パターンと、該導体パターンを部
分的に覆う２層構造のガラス膜と、抵抗体パターンとを
有する回路基板の製造方法であって、前記導体パターン
を覆うようにガラス材を塗布して焼成することにより前
記ガラス膜の下層を形成する過程と、前記基板表面に抵
抗体材料を塗布する過程と、前記ガラス膜の下層上にガ
ラス材を塗布する過程と、前記抵抗体材料及び前記ガラ
ス膜の下層上のガラス材を同時に焼成して前記抵抗体パ
ターン及び前記ガラス膜の上層を形成する過程とを有す
ることを特徴とする回路基板の製造方法を提供すること
により達成される。
よれば基板表面に導体パターンと、該導体パターンを部
分的に覆う２層構造のガラス膜と、抵抗体パターンとを
有する回路基板の製造方法であって、前記導体パターン
を覆うようにガラス材を塗布して焼成することにより前
記ガラス膜の下層を形成する過程と、前記基板表面に抵
抗体材料を塗布する過程と、前記ガラス膜の下層上にガ
ラス材を塗布する過程と、前記抵抗体材料及び前記ガラ
ス膜の下層上のガラス材を同時に焼成して前記抵抗体パ
ターン及び前記ガラス膜の上層を形成する過程とを有す
ることを特徴とする回路基板の製造方法を提供すること
により達成される。
【０００６】
【作用】このようにすれば、ガラス膜の下層のみを形成
した比較的膜厚の薄い段階で抵抗体材料を塗布すること
ができる。また焼成過程が１回減少する。
した比較的膜厚の薄い段階で抵抗体材料を塗布すること
ができる。また焼成過程が１回減少する。
【０００７】
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。
いて詳しく説明する。
【０００８】図１は、本発明に基づく方法により製造さ
れたハイブリッドＩＣ用回路基板１の部分平面図である
。
れたハイブリッドＩＣ用回路基板１の部分平面図である
。
【０００９】絶縁性のセラミックからなる基板１上には
所望の導体パターンが形成されている。この導体パター
ン２の互いに隣接する部分２ａと、部分２ｂとの間には
抵抗体パターン３が形成されている。また、この抵抗体
パターン３に隣接して図に於ける上下方向に延在する導
体パターン２の部分２ｃは耐静電気を目的としてガラス
膜４によりその表面を覆われている。図２に併せて示す
ように、ガラス膜４はピンホールの発生を防止するべく
下層４ａと上層４ｂとからなる２層構造を有している。 また、ガラス膜４は主成分が酸化鉛（ＰｂＯ）、酸化硼
素（Ｂ２Ｏ３）、二酸化珪素（ＳｉＯ２）、酸化カルシ
ウム（ＣａＯ）及びアルミナ（Ａｌ２Ｏ３）からなり、
焼成温度が８５０℃〜９００℃のクロスオーバガラスを
焼成することにより得られる絶縁性及び耐電圧性に優れ
たガラス膜である。
所望の導体パターンが形成されている。この導体パター
ン２の互いに隣接する部分２ａと、部分２ｂとの間には
抵抗体パターン３が形成されている。また、この抵抗体
パターン３に隣接して図に於ける上下方向に延在する導
体パターン２の部分２ｃは耐静電気を目的としてガラス
膜４によりその表面を覆われている。図２に併せて示す
ように、ガラス膜４はピンホールの発生を防止するべく
下層４ａと上層４ｂとからなる２層構造を有している。 また、ガラス膜４は主成分が酸化鉛（ＰｂＯ）、酸化硼
素（Ｂ２Ｏ３）、二酸化珪素（ＳｉＯ２）、酸化カルシ
ウム（ＣａＯ）及びアルミナ（Ａｌ２Ｏ３）からなり、
焼成温度が８５０℃〜９００℃のクロスオーバガラスを
焼成することにより得られる絶縁性及び耐電圧性に優れ
たガラス膜である。
【００１０】次に上記基板１の製造手順を図３に示すフ
ロー図に沿って説明する。
ロー図に沿って説明する。
【００１１】まず、図に示すステップ１にて基板１上に
導体材料をスクリーン印刷により塗布し、ステップ２に
て乾燥し、ステップ３にて焼成することにより導体パタ
ーン２を形成する。次にステップ４にて上記同様にして
ガラス材を印刷し、ステップ５にて乾燥し、ステップ６
にて焼成することによりガラス膜４の下層４ａを形成す
る。更にステップ７にて抵抗体材料を所望のパターンに
印刷し、乾燥する（ステップ８）。この状態で抵抗体材
料を焼成せずに上記同様のガラス材を下層４ａ上に印刷
し、乾燥する（ステップ９、１０）。そして、ステップ
１１にて上記抵抗体材料及びガラス材を同時に焼成し、
抵抗体パターン３及びガラス膜４の上層４ｂを形成する
。
導体材料をスクリーン印刷により塗布し、ステップ２に
て乾燥し、ステップ３にて焼成することにより導体パタ
ーン２を形成する。次にステップ４にて上記同様にして
ガラス材を印刷し、ステップ５にて乾燥し、ステップ６
にて焼成することによりガラス膜４の下層４ａを形成す
る。更にステップ７にて抵抗体材料を所望のパターンに
印刷し、乾燥する（ステップ８）。この状態で抵抗体材
料を焼成せずに上記同様のガラス材を下層４ａ上に印刷
し、乾燥する（ステップ９、１０）。そして、ステップ
１１にて上記抵抗体材料及びガラス材を同時に焼成し、
抵抗体パターン３及びガラス膜４の上層４ｂを形成する
。
【００１２】その後、基板の抵抗体パターン及び電極パ
ッド部を除く略全面に低融点ガラスからなるガラス材を
印刷し、乾燥し、焼成する（ステップ１２〜１４）。最
後にステップ１５にて抵抗体パターン３の抵抗値を適正
化するべくトリミングし、基板１が完成することとなる
。
ッド部を除く略全面に低融点ガラスからなるガラス材を
印刷し、乾燥し、焼成する（ステップ１２〜１４）。最
後にステップ１５にて抵抗体パターン３の抵抗値を適正
化するべくトリミングし、基板１が完成することとなる
。
【００１３】
【発明の効果】以上の説明により明らかなように、本発
明による回路基板の製造方法によれば、ガラス膜の下層
のみを形成した段階で抵抗体材料を塗布することで、ガ
ラス膜の膜厚が比較的の薄い段階で抵抗体材料を塗布で
き、即ち塗布量が均一化し抵抗体パターンの膜圧が均一
化する。またガラス膜の上層及び抵抗体パターンを同時
に焼成することで、焼成過程が１回減少することから加
熱による導体パターンと基板との接着強度の低下を防止
し得る。以上のことから本発明の効果は極めて大である
。
明による回路基板の製造方法によれば、ガラス膜の下層
のみを形成した段階で抵抗体材料を塗布することで、ガ
ラス膜の膜厚が比較的の薄い段階で抵抗体材料を塗布で
き、即ち塗布量が均一化し抵抗体パターンの膜圧が均一
化する。またガラス膜の上層及び抵抗体パターンを同時
に焼成することで、焼成過程が１回減少することから加
熱による導体パターンと基板との接着強度の低下を防止
し得る。以上のことから本発明の効果は極めて大である
。
【図１】ハイブリッドＩＣ用回路基板の平面図である。
【図２】図１のＩＩ−ＩＩ線について見た部分拡大側断
面図である。
面図である。
【図３】図１のハイブリッドＩＣ用回路基板の製造手順
を示すフロー図である。
を示すフロー図である。
１ 基板
２ 導体パターン
２ａ、２ｂ、２ｃ 部分
３ 抵抗体パターン
４ ガラス膜
４ａ 下層
４ｂ 上層
Claims (1)
- 【請求項１】基板表面に導体パターンと、該導体パター
ンを部分的に覆う２層構造のガラス膜と、抵抗体パター
ンとを有する回路基板の製造方法であって、前記導体パ
ターンを覆うようにガラス材を塗布して焼成することに
より前記ガラス膜の下層を形成する過程と、前記基板表
面に抵抗体材料を塗布する過程と、前記ガラス膜の下層
上にガラス材を塗布する過程と、前記抵抗体材料及び前
記ガラス膜の下層上のガラス材を同時に焼成して前記抵
抗体パターン及び前記ガラス膜の上層を形成する過程と
を有することを特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161099A JP2746774B2 (ja) | 1991-06-05 | 1991-06-05 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161099A JP2746774B2 (ja) | 1991-06-05 | 1991-06-05 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04359489A true JPH04359489A (ja) | 1992-12-11 |
| JP2746774B2 JP2746774B2 (ja) | 1998-05-06 |
Family
ID=15728587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161099A Expired - Fee Related JP2746774B2 (ja) | 1991-06-05 | 1991-06-05 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746774B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007063692A1 (ja) * | 2005-11-30 | 2007-06-07 | Murata Manufacturing Co., Ltd. | セラミック基板、電子装置およびセラミック基板の製造方法 |
| JP2014143361A (ja) * | 2013-01-25 | 2014-08-07 | Kyocera Corp | セラミック配線基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5562799A (en) * | 1978-11-02 | 1980-05-12 | Meidensha Electric Mfg Co Ltd | Method of manufacturing thick film multilayer board |
| JPS57192003A (en) * | 1981-05-20 | 1982-11-26 | Sanyo Electric Co | Method of producing thick film conductive path |
-
1991
- 1991-06-05 JP JP3161099A patent/JP2746774B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5562799A (en) * | 1978-11-02 | 1980-05-12 | Meidensha Electric Mfg Co Ltd | Method of manufacturing thick film multilayer board |
| JPS57192003A (en) * | 1981-05-20 | 1982-11-26 | Sanyo Electric Co | Method of producing thick film conductive path |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007063692A1 (ja) * | 2005-11-30 | 2007-06-07 | Murata Manufacturing Co., Ltd. | セラミック基板、電子装置およびセラミック基板の製造方法 |
| US7473460B2 (en) | 2005-11-30 | 2009-01-06 | Murata Manufacturing Co., Ltd. | Ceramic substrate, electronic apparatus, and method for producing ceramic substrate |
| KR100885136B1 (ko) * | 2005-11-30 | 2009-02-23 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법 |
| JP2014143361A (ja) * | 2013-01-25 | 2014-08-07 | Kyocera Corp | セラミック配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2746774B2 (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4000054A (en) | Method of making thin film crossover structure | |
| JPH04359489A (ja) | 回路基板の製造方法 | |
| JPH08236302A (ja) | チップ型抵抗器の構造 | |
| JPS61181187A (ja) | 厚膜回路の製造方法 | |
| JPS59104963A (ja) | サ−マルヘツドの製造方法 | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JPS63253659A (ja) | 厚膜混成集積回路装置 | |
| JPS54101399A (en) | Moisture sensitive element | |
| JPH0219980Y2 (ja) | ||
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPH06151110A (ja) | 面実装用ｎｔｃサーミスタ | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPH0426182A (ja) | 厚膜印刷基板 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPH07201507A (ja) | チップ抵抗器及びその製造方法 | |
| JPS6234159B2 (ja) | ||
| JP2570815Y2 (ja) | 多連型チツプ抵抗器 | |
| JPS63271878A (ja) | 面ヒ−タ | |
| JPS60154550A (ja) | 厚膜回路基板装置の製造方法 | |
| JPH11150205A (ja) | チップ型ｃｒ素子 | |
| JPS63141387A (ja) | 厚膜回路基板の製造方法 | |
| JPH09135078A (ja) | 厚膜多層基板およびその製造方法 | |
| JPH04326702A (ja) | 電子部品 | |
| JPH0864473A (ja) | 印刷セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |