KR100885136B1 - 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법 - Google Patents

세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법 Download PDF

Info

Publication number
KR100885136B1
KR100885136B1 KR1020077010564A KR20077010564A KR100885136B1 KR 100885136 B1 KR100885136 B1 KR 100885136B1 KR 1020077010564 A KR1020077010564 A KR 1020077010564A KR 20077010564 A KR20077010564 A KR 20077010564A KR 100885136 B1 KR100885136 B1 KR 100885136B1
Authority
KR
South Korea
Prior art keywords
glass
ceramic substrate
glass layer
ceramic
glass material
Prior art date
Application number
KR1020077010564A
Other languages
English (en)
Other versions
KR20070088629A (ko
Inventor
토루 메구로
류이치로 와다
요시후미 사이토
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20070088629A publication Critical patent/KR20070088629A/ko
Application granted granted Critical
Publication of KR100885136B1 publication Critical patent/KR100885136B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

히트 사이클에 의한 도체부로의 응력 집중이 없고, 또한, 도체부의 일부를 피복하는 글라스 층이 세라믹 기판 본체와의 밀착성 및 도금 내성에 우수한 신뢰성이 높은 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법을 제공한다.
세라믹 기판 본체의 한쪽 주면에 형성된 도체부의 일부로부터 세라믹 기판 본체의 한쪽 주면에 걸치도록 글라스 층을 배치함과 아울러 글라스 층을 제 1 글라스 재료로 이루어진 제 1 글라스 층(11)과, 제 1 글라스 층 상에 형성되고, 제 1 글라스 층을 구성하는 제 1 글라스 재료와는 상이한 제 2 글라스 재료로 이루어진 제 2 글라스 층(12)을 구비한 2층 구조를 갖고, 또한, 제 1 글라스 재료가 제 2 글라스 재료보다도 세라믹 기판 본체와의 밀착성이 양호한 재료로 이루어지고, 제 2 글라스 재료가 제 1 글라스 재료보다도 도금 내성이 우수한 재료로 이루어진 글라스 층(13)으로 한다.
세라믹 기판, 전자 장치, 세라믹 기판의 제조 방법

Description

세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법{CERAMIC SUBSTRATE, ELECTRONIC APPARATUS, AND METHOD FOR PRODUCING CERAMIC SUBSTRATE}
본 발명은 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법에 관한 것이고, 특히, 한쪽 주면에 형성된 도체부를 땜납을 통해 실장 기판상의 실장용 랜드에 접속함으로써 실장이 행하여지는 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법에 관한 것이다.
세라믹 기판은 통상, 도 1O에 도시된 바와 같이, 세라믹 기판(50)의 한쪽 주면에 형성된 도체부인 랜드 전극(51)을 땜납(52)을 통해 실장 기판(53)의 실장용 랜드(54)에 접속함으로써 실장되도록 구성되어 있다.
그러나, 도 10과 같이 세라믹 기판(50)의 랜드 전극(51)의 치수와 실장 기판(53)의 실장용 랜드(54)의 치수가 거의 같을 경우, 예를 들면, 제품의 히트 사이클 시험시에 있어서의 세라믹 기판(50)과 실장 기판(53)의 열팽창 계수의 차이에 의해 발생하는 응력이 랜드 전극(51)의 단부에 집중되고, 경우에 따라서는 세라믹 기판(50)에 균열ㆍ크랙이 발생한다는 문제점이 있다.
따라서, 도 11에 도시된 바와 같이, 랜드 전극(51)의 주위를 글라스 층(55)에 의해 피복하여 히트 사이클 시험시의 응력 집중을 완화하고, 세라믹 기판(50)에 있어서의 균열ㆍ크랙의 발생이나 랜드 전극(51)의 마이그레이션(migration) 불량의 발생 등을 방지할 수 있는 방법이 제안되어 있다(특허문헌1 참조).
또한, 특허문헌1에는 글라스 층(55)에 사용하는 글라스 재료로서는 세라믹 기판(50)을 구성하는 세라믹 재료(유전체 세라믹층)에 배합한 글라스 재료를 주성분으로 하는 글라스 재료를 사용하는 것이 글라스 층(55)과 세라믹 기판(50)의 접착성 향상의 관점에서 바람직하다는 것이 개시되어 있다.
그러나, 통상의 세라믹 기판의 제조 방법에 의하면, 글라스 층(55)을 형성한 후에 랜드 전극(51)의 표면에 땜납 리칭(solder leaching)을 방지하기 위한 Ni 도금막이나, 납땜성(solderability)을 향상시키기 위한 Sn 도금막, 접속 신뢰성 등을 향상시키기 위한 Au 도금막 등을 형성하기 위한 다양한 도금이 실시되기 때문에, 글라스 재료의 종류에 따라서는 글라스 층(55)의 도금 내성이 불충분해지기 쉽고, 도금액의 침식에 의한 핀홀(pinhole)의 발생을 초래하는 문제점이 있다.
또한, 글라스 층(55)과 세라믹 기판(50)의 접착성 향상의 관점에서 세라믹 기판(50)을 구성하는 세라믹층(유전체층)에 배합한 글라스 재료를 주성분으로 하는 글라스 재료를 글라스 층(55)에 사용한 경우, 세라믹층에 배합되는 글라스는 통상 전기적 특성을 중시해서 선택된 글라스이며, 특히 도금 내성 등은 고려되어 있지 않기 때문에 글라스 층(55)의 도금 내성이 불충분해지기 쉽고, 도금액의 침식에 의한 문제가 중대화하기 쉽다는 문제점이 있다.
특허문헌1 : 일본 특허 공개 제2002-231860호 공보
본 발명은 상기 과제를 해결하기 위한 것이며, 도체부의 일부가 글라스 재료로 피복되어 있기 때문에 히트 사이클에 의한 도체부로의 응력 집중이 없고, 또한, 도체부의 일부를 피복하는 글라스 층이 세라믹 기판 본체와의 밀착성 및 도금 내성이 우수하고, 신뢰성이 높은 세라믹 기판, 이것을 사용한 전자 장치, 및 상기 세라믹 기판의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 청구항 1의 세라믹 기판은
세라믹 기판 본체와,
상기 세라믹 기판 본체의 한쪽 주면에 형성된 도체부의 일부로부터 상기 세라믹 기판 본체의 상기 한쪽 주면에 걸치도록 배치된 글라스 층을 구비하고,
상기 글라스 층은
상기 도체부의 일부로부터 상기 세라믹 기판 본체의 상기 한쪽 주면에 걸치도록 배치되고, 제 1 글라스 재료로 이루어진 제 1 글라스 층과,
상기 제 1 글라스 층 상에 형성되고, 상기 제 1 글라스 층을 구성하는 제 1 글라스 재료와는 상이한 제 2 글라스 재료로 이루어진 제 2 글라스 층을 구비하고,
상기 제 1 글라스 재료는 상기 제 2 글라스 재료보다도 상기 세라믹 기판 본체와의 밀착성이 양호한 재료이며, 상기 제 2 글라스 재료는 상기 제 1 글라스 재료보다도 도금 내성이 우수한 재료인 것을 특징으로 하고 있다.
또한, 청구항 2의 세라믹 기판은 청구항 1의 발명의 구성에 있어서,
상기 세라믹 기판 본체를 구성하는 세라믹은 글라스를 함유하고,
상기 제 1 글라스 재료는 상기 세라믹 기판 본체를 구성하는 세라믹에 포함되어 있는 글라스와 동일한 계의 글라스 재료임과 아울러,
상기 제 2 글라스 재료는 상기 제 1 글라스 재료보다도 도금액에 용출되기 어려운 글라스 재료인 것을 특징으로 하고 있다.
또한, 청구항 3의 세라믹 기판은 청구항 1 또는 청구항 2의 발명의 구성에 있어서, 상기 글라스 층은 상기 세라믹 기판 본체의 한쪽 주면에 형성된 상기 도체부의 외주를 피복하도록 형성되어 있는 것을 특징으로 하고 있다.
또한, 청구항 4의 세라믹 기판은 청구항 1∼청구항 3 중 어느 한 항의 발명의 구성에 있어서, 상기 제 2 글라스 층은 상기 제 1 글라스 층 전체를 피복하도록 형성되어 있는 것을 특징으로 하고 있다.
또한, 청구항 5의 세라믹 기판은 청구항 1∼청구항 4 중 어느 한 항의 발명의 구성에 있어서, 상기 제 1 글라스 재료는 붕규산계 글라스를 포함하는 것이며, 상기 제 2 글라스 재료는 Si, B, 및 Zn을 주성분으로 하는 글라스를 포함하는 것을 특징으로 하고 있다.
또한, 청구항 6의 세라믹 기판은 청구항 1∼청구항 5 중 어느 한 항의 발명의 구성에 있어서, 상기 도체부의 표면에 도금막이 형성되어 있는 것을 특징으로 하고 있다.
또한, 청구항 7의 전자 장치는 청구항 1∼청구항 6 중 어느 한 항에 기재된 세라믹 기판의 상기 도체부는 땜납을 통해 실장 기판에 접속되어 있는 것을 특징으로 하고 있다.
또한, 청구항 8의 세라믹 기판의 제조 방법은,
복수의 세라믹 그린 시트가 적층된 적층체의 한쪽 주면에 도체부가 형성되고, 상기 도체부의 일부로부터 상기 적층체의 상기 한쪽 주면에 걸치도록 제 1 글라스 재료로 이루어진 제 1 글라스 층이 형성되고, 상기 제 1 글라스 층 상에 상기 제 1 글라스 층을 구성하는 상기 제 1 글라스 재료와는 상이한 제 2 글라스 재료로 이루어진 제 2 글라스 층이 형성된 구조를 갖고, 상기 제 1 글라스 재료는 상기 제 2 글라스 재료보다도 상기 세라믹 기판 본체와의 밀착성이 양호한 재료로 이루어지고, 상기 제 2 글라스 재료는 상기 제 1 글라스 재료보다도 도금 내성이 우수한 재료로 이루어지는 미소성의 세라믹 적층체를 형성하는 공정과,
상기 미소성의 세라믹 적층체를 소성하는 공정을 구비하는 것을 특징으로 하고 있다.
또한, 청구항 9의 세라믹 기판의 제조 방법은 청구항 8의 발명의 구성에 있어서, 상기 도체부의 외주를 피복하도록 제 1 글라스 층을 형성하는 것을 특징으로 하고 있다.
또한, 청구항 10의 세라믹 기판의 제조 방법은 청구항 8 또는 청구항 9의 발명의 구성에 있어서, 상기 제 1 글라스 층 전체를 피복하도록 상기 제 2 글라스 층을 형성하는 것을 특징으로 하고 있다.
또한, 청구항 11의 세라믹 기판의 제조 방법은 청구항 8∼청구항 10 중 어느 한 항의 발명의 구성에 있어서, 상기 세라믹 적층체를 소성하는 공정에 있어서, 상기 세라믹 적층체의 적어도 한쪽 주면 상에 상기 세라믹 적층체를 소성하는 온도에서는 실질적으로 소결되지 않은 세라믹 재료로 이루어진 수축 억제용 그린 시트를 배치한 상태로 상기 세라믹 적층체의 소성을 행하는 것을 특징으로 하고 있다.
또한, 청구항 12의 세라믹 기판의 제조 방법은 청구항 8∼청구항 11 중 어느 한 항의 발명의 구성에 있어서, 상기 세라믹 적층체를 소성하는 공정 후에 상기 도체부의 표면에 도금막을 형성하는 공정을 구비하는 것을 특징으로 하고 있다.
<발명의 효과>
청구항 1의 세라믹 기판은 세라믹 기판 본체의 한쪽 주면에 형성된 도체부의 일부로부터 세라믹 기판 본체의 한쪽 주면에 걸치도록 글라스 층을 배치함과 아울러 글라스 층을 도체부의 일부로부터 세라믹 기판 본체의 한쪽 주면에 걸치도록 배치되고, 제 1 글라스 재료로 이루어진 제 1 글라스 층과, 제 1 글라스 층 상에 형성되고, 제 1 글라스 층을 구성하는 제 1 글라스 재료와는 상이한 제 2 글라스 재료로 이루어진 제 2 글라스 층을 구비하고, 제 1 글라스 재료는 제 2 글라스 재료보다도 세라믹 기판 본체와의 밀착성이 양호한 재료이며, 제 2 글라스 재료는 제 1 글라스 재료보다도 도금 내성이 우수한 재료인 바와 같은 구성으로 하고 있으므로, 예를 들면, 제 1 글라스 층으로서 세라믹 기판 본체와의 밀착성이 양호한 글라스 층을 형성하고, 이 제 1 글라스 층 상에 제 2 글라스 층으로서 제 1 글라스 층보다도 도금 내성이 우수한 글라스 층을 형성함으로써 도체부의 일부가 글라스 재료로 피복되어 있기 때문에 히트 사이클에 의한 도체부로의 응력 집중이 없고, 또한, 도체부의 일부를 피복하는 글라스 층이 세라믹 기판 본체와의 밀착성 및 도금 내성이 우수한 신뢰성이 높은 세라믹 기판을 확실히 얻는 것이 가능하게 된다.
또한, 청구항 2의 세라믹 기판과 같이 청구항 1의 발명의 구성에 있어서, 세라믹 기판 본체를 구성하는 세라믹이 글라스를 함유하고 있는 경우에, 제 1 글라스 재료로서 세라믹 기판 본체를 구성하는 세라믹에 포함되어 있는 글라스와 동일한 계의 글라스 재료를 사용하고, 제 2 글라스 재료로서 도금액에 용출되기 어려운 글라스 재료를 이용하도록 한 경우, 보다 확실하게 도체부의 일부를 피복하도록 배치된 글라스 층이 세라믹 기판 본체와의 밀착성 및 도금 내성이 우수하고, 신뢰성이 높은 세라믹 기판을 얻는 것이 가능하게 되어 본 발명을 더욱 효과적으로 만들 수 있다.
또한, 제 2 글라스 재료, 즉, 도금액에 용출되기 어려운 글라스 재료로서는 Zn의 함유량이 많은, 예를 들면, 10중량% 이상의 비율로 Zn을 포함하는 글라스 재료나, Sr를 7중량% 이상 함유하는 글라스 재료, 또한, Zn-Al-Ba-Si-Sr-Zr-Ca-Mg-Ti계 글라스 등을 이용하는 것이 가능하다. 이러한 글라스 재료는 특히, 중성 도금액을 사용하는 경우에 도금 내성이 우수하다.
또한, 청구항 3의 세라믹 기판과 같이 청구항 1 또는 청구항 2의 발명의 구성에 있어서, 글라스 층을 세라믹 기판 본체의 한쪽 주면에 형성된 도체부의 외주를 피복하도록 형성했을 경우, 특히 응력이 집중하기 쉬운 도체부의 주변부를 글라스 층에 의해 피복하여 응력의 집중을 효율적으로 억제, 방지하는 것이 가능하게 되어 본 발명을 더욱 효과적으로 만들 수 있다.
또한, 청구항 4의 세라믹 기판과 같이, 청구항 1∼청구항 3 중 어느 한 항의 발명의 구성에 있어서, 제 2 글라스 층을 제 1 글라스 층 전체를 피복하도록 형성했을 경우, 표면에 도금 내성이 우수한 제 2 글라스 층만이 노출된 구성으로 하는 것이 가능하게 되고, 도금 침식이 없는 보다 신뢰성이 높은 세라믹 기판을 얻는 것이 가능하게 된다.
또한, 청구항 5의 세라믹 기판과 같이, 청구항 1∼청구항 4 중 어느 한 항의 발명의 구성에 있어서, 제 1 글라스 재료로서 붕규산계 글라스를 포함하는 것을 사용하고, 제 2 글라스 재료로서 Si, B, 및 Zn을 주성분으로 하는 글라스를 포함하는 것을 이용함으로써 더욱 세라믹 기판 본체와의 밀착성 및 도금 내성이 우수한 글라스 층을 구비한 보다 신뢰성이 높은 세라믹 기판을 얻는 것이 가능하게 된다.
또한, 청구항 6의 세라믹 기판과 같이, 청구항 1∼청구항 5 중 어느 한 항의 발명의 구성에 있어서, 도체부의 표면에 도금막이 형성되어 있는 구성으로 했을 경우, 예를 들면, 도금막에 의해 납땜성이나 전기적 접속 신뢰성 등의 특성을 향상시키는 것이 가능하게 되기 때문에 소망의 특성을 갖춘 세라믹 기판을 보다 확실하게 얻는 것이 가능하다는 의미가 있다.
또한, 청구항 7의 전자 장치는 청구항 1∼청구항 6 중 어느 한 항에 기재된 세라믹 기판의 도체부가 땜납을 통해 실장 기판에 확실하게 접속되어 있고, 또한, 세라믹 기판의 도체부의 일부가 2층 구조의 글라스 층에 의해 피복되어 있으므로, 세라믹 기판 본체와의 밀착성 및 도금 내성이 우수하기 때문에 신뢰성이 높은 세라믹 기판이 실장 기판상에 탑재된 신뢰성이 높은 전자 장치를 얻는 것이 가능하게 된다.
또한, 청구항 8의 세라믹 기판의 제조 방법은 복수의 세라믹 그린 시트가 적층된 적층체의 한쪽 주면에 도체부가 형성되고, 도체부의 일부로부터 적층체의 한쪽 주면에 걸치도록 제 1 글라스 재료로 이루어진 제 1 글라스 층이 형성되고, 제 1 글라스 층 상에 제 1 글라스 층을 구성하는 제 1 글라스 재료와는 상이한 제 2 글라스 재료로 이루어진 제 2 글라스 층이 형성된 구조를 갖고, 제 1 글라스 재료는 제 2 글라스 재료보다도 세라믹 기판 본체와의 밀착성이 양호한 재료로 이루어지고, 제 2 글라스 재료는 제 1 글라스 재료보다도 도금 내성이 우수한 재료로 이루어지는 미소성의 세라믹 적층체를 형성하는 공정과, 미소성의 세라믹 적층체를 소성하는 공정을 구비하고 있으므로, 세라믹 기판 본체와, 세라믹 기판 본체의 한쪽 주면에 형성된 도체부의 일부로부터 세라믹 기판 본체의 한쪽 주면에 걸치도록 배치되고 제1글라스 층 및 제2글라스 층을 구비한 2층 구조의 글라스 층을 구비하고, 도체부의 일부를 피복하는 글라스 층이 세라믹 기판 본체와의 밀착성 및 도금 내성이 우수한 신뢰성이 높은 세라믹 기판을 효율적이고 확실하게 제조하는 것이 가능하게 된다.
또한, 이 청구항 8의 세라믹 기판의 제조 방법에 의해, 청구항 1∼청구항 6의 세라믹 기판을 효율적으로 제조할 수 있다.
또한, 청구항 9의 세라믹 기판의 제조 방법과 같이, 청구항 8의 발명의 구성에 있어서, 도체부의 외주를 피복하도록 제 1 글라스 층을 형성한 경우, 특히 응력이 집중하기 쉬운 도체부의 주변부를 글라스 층에 의해 피복하여 응력의 집중을 효율적으로 억제, 방지하는 것이 가능하게 되고, 본 발명을 더욱 효과적으로 만들 수 있다.
또한, 청구항 10의 세라믹 기판의 제조 방법과 같이, 청구항 8 또는 청구항 9의 발명의 구성에 있어서, 제 1 글라스 층 전체를 피복하도록 제 2 글라스 층을 형성한 경우, 표면에 제 1 글라스 층보다도 도금 내성이 우수한 제 2 글라스 층만이 노출된 구성으로 하는 것이 가능하게 되고, 도금 침식이 없는 보다 신뢰성이 높은 세라믹 기판을 얻는 것이 가능하게 된다.
또한, 청구항 11의 세라믹 기판의 제조 방법과 같이, 청구항 8∼청구항 1O 중 어느 한 항의 발명의 구성에 있어서, 세라믹 적층체를 소성하는 공정에 있어서, 세라믹 적층체의 적어도 한쪽 주면 상에 세라믹 적층체를 소성하는 온도에서는 실질적으로 소결되지 않은 세라믹 재료로 이루어진 수축 억제용 그린 시트를 배치한 상태로 세라믹 적층체를 소성하도록 했을 경우, 소성 공정에 있어서 세라믹 적층체의 주면에 평행한 방향으로의 수축을 억제, 방지하면서 세라믹 적층체를 소성하는 것이 가능하게 되고, 소망의 특성을 갖춘 신뢰성이 높은 세라믹 기판을 보다 확실하게 제조하는 것이 가능하게 된다.
또한, 청구항 12의 세라믹 기판의 제조 방법과 같이, 청구항 8∼청구항 11 중 어느 한 항의 발명의 구성에 있어서, 세라믹 적층체를 소성하는 공정 후에 도체부의 표면에 도금막을 형성하도록 했을 경우, 예를 들면, 도금막에 의해 납땜성이나 전기적 접속 신뢰성 등의 특성을 향상시키는 것이 가능하게 되기 때문에 소망의 특성을 갖춘 세라믹 기판을 보다 확실하게 제조하는 것이 가능하게 되고, 의미가 있다.
도 1은 본 발명의 일실시예에 의한 세라믹 기판에 있어서의 도체부가 배치된 한쪽 주면을 나타내는 도면이다.
도 2(a)는 본 발명의 일실시예에 의한 세라믹 기판의 도체부 및 그 근방부를 확대해서 나타낸 단면도이고, 도 2(b)와 도 2(c)는 다른예에 의한 세라믹 기판의 도체부 및 그 근방부를 확대해서 나타내는 단면도이다.
도 3은 본 발명의 일실시예에 의한 세라믹 기판의 구성을 나타내는 단면도이다.
도 4는 본 발명의 일실시예에 의한 세라믹 기판에 표면 실장 부품을 실장한 후, 밀봉용 주시로 밀봉된 상태를 나타내는 도면이다.
도 5는 표면 실장 부품을 실장한 후, 밀봉용 수지로 밀봉된 상태의 세라믹 기판(회로 기판)을 실장 기판인 에폭시 수지 기판에 땜납 실장한 상태를 나타내는 도면이다.
도 6은 마이그레이션 평기 시험에 제공하기 위해 제작된 세라믹 기판을 나타내는 도면이다.
도 7은 본 발명의 세라믹 기판의 제조 공정에 있어서, 랜드 전극이 되는 도체부를 형성하는 방법을 설명하는 도면이다.
도 8(a), 도 8(b), 도 8(c)는 도체부 및 글라스 층을 형성하는 다른 방법을 나타내는 도면이다.
도 9(a), 도 9(b), 도 9(c)는 본 발명의 세라믹 기판에 있어서 도체부의 일부를 피복하도록 배치되는 글라스 층의 배치형상을 나타내는 도면이다.
도 10은 종래의 세라믹 기판의 한쪽 주면에 형성된 랜드 전극을 땜납을 통해 실장 기판의 실장용 랜드에 접속한 상태를 나타내는 도면이다.
도 11은 종래의 다른 세라믹 기판의 랜드 전극 및 그 근방의 구조를 나타내는 도면이다.
<부호의 설명>
1 : 세라믹 기판 본체 1a : 한쪽 주면
1b : 다른쪽 주면 10 : 세라믹 기판
10a : 회로 기판 10b : 세라믹 기판
11 : 제 1 글라스 층 12 : 제 2 글라스 층
13 : 글라스 층 14 : 도체부(랜드 전극)
15, 16 : 표면 실장 부품 17 : 밀봉용 수지
18 : 땜납 19 : 도금막
21 : 회로 형성용 면내 도체 22 : 층간 접속용 비어홀
23 : 표면 도체 31 : 에폭시 수지 기판
32 : 실장용 랜드 41a, 41b : 인터디지털 전극
43 : 지지체
이하에 본 발명의 실시예를 게시하고, 본 발명의 특징을 더욱 자세하게 설명한다.
<실시예1>
우선, 본 발명에 있어서의 세라믹 기판의 제조 방법에 대해서 이하에 설명한 다.
[세라믹 기판의 제작]
(a) SiO2, Al2O3, B2O3,및 CaO를 혼합한 결정화 글라스 분말과, 알루미나 분말을 등중량 비율로 혼합해서 혼합 분말을 얻었다.
(b) 그것으로부터 얻어진 혼합 분말 1OO 중량부에 폴리비닐 부티랄 15 중량부, 이소프로필 알콜 40 중량부, 및 트롤 20 중량부를 첨가하고, 볼 밀(ball mill)로 24시간 혼합해서 슬러리를 형성했다.
(c) 이 슬러리를 닥터 블레이드법에 의해 연장시켜서 두께 120㎛의 세라믹 그린 시트를 제작했다.
(d) 또한, 히트 사이클 평가용 기판으로서, 상기 (c)의 공정으로 제작한 세라믹 그린 시트의 각층에 필요에 따라 층간 접속용의 관통 구멍의 형성 가공,및 이 관통 구멍으로의 도전성 페이스트의 충전을 행함과 아울러 세라믹 그린 시트의 표면에 면내 도체가 되는 도전성 페이스트의 인쇄를 행했다.
상기 관통 구멍에 충전하는 도전성 페이스트 및 면내 도체용의 도전성 페이스트로서는 모두, Ag 분말 83 중량%, 프로필렌 글리콜 페닐 에테르ㆍ텍사놀 15 중량%, 에틸 셀룰로스 2 중량%를 혼합함으로써 제작한 도전성 페이스트를 사용했다. 단, 관통 구멍에 충전하는 도전성 페이스트와 면내 도체용의 도전성 페이스트를 다른 종류의 것으로 하는 것도 가능하다.
또한, 면내 도체는 두께가 20㎛가 되도록 했다.
(e) 또한, 랜드 전극이 되는 도체부를 형성해야 할 표층용 세라믹 그린 시트에 대해서는 필요에 따라 층간 접속용의 관통 구멍의 형성 가공, 및 이 관통 구멍으로의 도전성 페이스트의 충전을 행한 후, 표면에 랜드 전극이 되는 도체부용 도전성 페이스트를 인쇄했다. 또한, 도체부용 도전성 페이스트로서는 상기 (d)의 공정에 사용한 도전성 페이스트와 같은 도전성 페이스트를 이용했다.
단, 상기 (d)의 공정에 사용한 도전성 페이스트와 다른 종류의 도전성 페이스트를 이용하는 것도 가능하다.
또한, 관통 구멍에 충전되는 도전성 페이스트와 면내 도체용의 도전성 페이스트를 다른 종류로 하는 것도 가능하다.
또한, 도체부는 도전성 페이스트를 이용해서 형성할 경우에 한정되는 것이 아니고, 금속박을 이용해서 형성하는 것도 가능하다.
(f) 이에 따라, 도체부의 일부로부터 표층용 세라믹 그린 시트에 걸치도록 세라믹 그린 시트에 포함되는 글라스 재료와 같은 성분의 글라스 재료를 페이스트화한 글라스 페이스트를 인쇄하여 제 1 글라스 층을 형성했다.
이 실시예에서는 세라믹 기판 본체를 구성하는 세라믹에 배합하는 글라스로서 SiO2, Al2O3, B2O3, 및 CaO를 혼합한 결정화 글라스가 사용됨에 따라 제 1 글라스 층용 글라스로서 이 결정화 글라스와 동일한 글라스, 즉, SiO2, Al2O3, B2O3, 및 CaO를 이하의 비율로 혼합한 결정화 글라스를 사용했다. 또한, 이 제 1 글라스 층용 글라스는 후술되는 제 2 글라스 층용 글라스보다도 세라믹 기판 본체와의 밀착성이 우수한 글라스이다.
SiO2 : 43 중량%
Al2O3 : 8 중량%
B2O3 : 6 중량%
CaO : 43 중량%
이어서, 이 글라스 분말 53.2 중량%와 알루미나 분말 46.8 중량%의 합계 100중량부에 대하여 디부틸 카비톨 30 중량부, 에틸 셀룰로스 15 중량부를 혼합하여 제 1 글라스 층용 글라스 페이스트를 제작했다.
또한, 제 1 글라스 층용 글라스 페이스트로서는 디부틸 카비톨을 대신하여 프로필렌 글리콜 페닐 에테르ㆍ텍사놀을 혼합해서 제작한 것을 이용하는 것도 가능하다.
이어서, 상기 글라스 페이스트를 인쇄하여 소성후의 두께가 8㎛가 되는 제 1 글라스 층을 형성했다.
제 1 글라스 층의 두께(소성후의 두께)는 보통 5∼10㎛인 것이 바람직하다. 제 1 글라스 층의 두께가 5㎛ 미만인 경우 막내에 빈 구멍(pore)이 많아져서 다공성이 되기 때문에 바람직하지 못하다. 또한, 제 1 글라스 층의 두께가 1O㎛를 초과하면 도체부(전극)와의 단차가 커져서 층 박리의 원인이 되기 때문에 바람직하지 못하다.
또한, 제 1 글라스 층용 글라스 재료로서, SiO2-Al2O3-B2O3-CaO계 글라스를 사 용할 경우, 통상은
SiO2 : 28∼44 중량%
Al2O3 : 0∼20 중량%
B2O3 : 0∼17.5 중량%
CaO : 36∼50 중량%
의 범위의 조성으로 사용하는 것이 바람직하다.
또한, 제 1 글라스 층용 글라스 재료로서는 상기 글라스 재료 이외에도 SiO2-B2O3-BaO계 글라스, SiO2-B2O3-K2O4계 글라스 등을 사용하는 것이 가능하다.
(g) 또한, 제 1 글라스 층 상에 SiO2, Al2O3, ZnO를 주성분으로 하는 글라스 재료를 페이스트화한 글라스 페이스트를 인쇄하여 제 2 글라스 층을 형성했다.
제 2 글라스 층용 글라스 재료로서는 도금 내성이 우수한 것, 예를 들면, Zn을 10% 이상 포함하는 글라스 재료를 사용하는 것이 바람직하다.
제 2 글라스 층용 글라스 재료로서는 제 1 글라스 층과의 밀착성이 우수한 것이 보다 바람직하다. 예를 들면, 제 1 글라스 층용 글라스 재료에 Ca가 포함되어 있을 경우 Ca는 도금액에 용해되기 쉽기 때문에 제 2 글라스 층용 글라스 재료로서 사용할 수는 없지만, Ca와 동족원소로서 Ca보다도 도금 내성이 높은 Zn을 사용함으로써 도금 내성이 우수하고, 또한, 제 1 글라스 층과의 밀착성도 우수한 제 2 글라스 층을 형성할 수 있다.
또한, 제 2 글라스 층용 글라스 재료로서는 이외에도 Sr을 7% 이상 포함하는 것을 사용할 수 있다. Sr을 글라스의 결정중에 인입함으로써 도금액에 용해되기 어려운 글라스를 제작할 수 있다. 또한, Zn-Al-Ba-Si-Sr-Zr-Ca-Mg-Ti계 글라스 등을 사용할 수 있다.
이 실시예에서는 제 2 글라스 층용 글라스 페이스트로서, SiO2, Al2O3,및 ZnO를
SiO2 : 50 중량부
Al2O3 : 28 중량부
ZnO : 22 중량부
의 비율로 배합한 글라스 분말 79 중량%, 프로필렌 글리콜 페닐 에테르ㆍ텍사놀 5 중량%, 에틸 셀룰로스 16 중량%를 혼합해서 제작한 글라스 페이스트를 사용했다.
또한, 이 제 2 글라스 층용 글라스 페이스트는 상기 제 1 글라스 층보다도 도금 내성이 우수한 제 2 글라스 층을 형성할 수 있는 것이다.
이어서, 상기 글라스 페이스트를 인쇄하여 소성후의 두께가 15㎛가 되는 제 2 글라스 층을 형성했다.
또한, 제 2 글라스 층의 두께(소성후의 두께)는 보통 10∼20㎛인 것이 바람직하다. 제 2 글라스 층의 두께가 10㎛ 미만인 경우, 막내에 빈 구멍(pore)이 많아져서 다공성이 되기 때문에 바람직하지 못하다. 또한, 제 2 글라스 층의 두께가 20 ㎛를 초과하면, 후술하는 전사법에 의해 도체부, 제 1 및 제 2 글라스 층을 형성할 경우에 있어서의 제 1 글라스 층을 형성하기 위한 글라스 페이스트를 제 2 글라스 층 상에 인쇄할 때의 번짐의 증대를 초래하거나, 글라스 층을 형성한 후에 도체부용 도전성 페이스트를 충전할 때의 도전성 페이스트의 충전성이 악화되는 등의 문제점이 있다.
또한, 제 1 글라스 층과 제 2 글라스 층의 합계 두께는 15∼30㎛의 범위로 하는 것이 바람직하다. 제 1 글라스 층과 제 2 글라스 층의 합계 두께가 15㎛ 미만이 되면 글라스 층중의 빈 구멍에 의한 내환경 시험성이 열악하고, 또한, 30㎛를 초과하면 도금막의 접착성 저하나 실장 불량을 초래하기 때문에 바람직하지 못하다.
(h) 이에 따라, 상기 가공을 실시한 세라믹 그린 시트를 적당히 조합시켜서 적층하고, 적층수가 10층인 적층체를 형성한 후, 압력 50MPa, 온도 60℃로 가압 밀착시켜서 미소성의 세라믹 적층체를 얻었다.
(i) 이어서, 이 미소성의 세라믹 적층체를 알루미나판으로 이루어진 트레이 상에 두고, 온도 600℃에서 3시간 가열한 후, 온도 900℃에서 1시간 가열함으로써 세라믹을 소결시켰다.
또한, 미소성의 세라믹 적층체를 소성할 때에 세라믹 적층체를 소성하는 공정에 있어서, 세라믹 적층체의 한쪽 주면 또는 양쪽 주면에 세라믹 그린 시트를 구성하는 세라믹의 소결 온도에서는 실질적으로 소결되지 않은 세라믹 재료로 이루어진 수축 억제용 그린 시트를 배치한 상태에서 세라믹 적층체를 소성하는 것도 가능 하다. 이 경우, 소성 공정에 있어서 세라믹 적층체의 주면에 평행한 방향으로의 수축을 방지하면서 세라믹 적층체를 소성하는 것이 가능하게 된다.
(j) 그 후, 랜드 전극이 되는 도체부의 표면에 5㎛ 두께의 Ni 도금을 실시하고, 또한, 그 위에 0.4㎛ 두께의 Au 도금을 실시함으로써, 다층구조로 랜드 전극이 되는 도체부의 외주부가 모두 제 1 글라스 층 및 제 2 글라스 층을 구비한 2층 구조의 글라스 층에 의해 피복된 구조를 갖는 세라믹 기판을 얻었다.
또한, 도 1은 상기 방법으로 제작한 세라믹 기판의 도체부가 배치된 한쪽 주면을 나타내는 도면이며, 도 2(a)는 본 실시예의 도체부 및 그 근방부를 확대해서 나타내는 단면도이다.
이 실시예에서는, 도 1 및 도 2(a)에 도시된 바와 같이, 세라믹 기판 본체(1)의 한쪽 주면(1a)의 주변부에 외주 전체가 제 1 글라스 층(11), 제 2 글라스 층(12)으로 이루어지는 2층 구조의 글라스 층(13)에 의해 피복된 도체부(랜드 전극)(14)가 복수 배치된 세라믹 기판(10)을 제작했다.
또한, 도 2(a)에 도시된 바와 같이, 도체부(14)의 표면이 그 주변부의 제 2 글라스 층(12)과 같은 높이로 되어 있지만, 이와 같은 구성으로 하는 것은, 예를 들면, 도체부(14)를 가압하면서 제 1 및 제 2 글라스 층(11, 12)을 형성하거나 제 1 및 제 2 글라스 층(11, 12)을 형성한 후, 더욱이, 도체부(14)를 형성하기 위한 도전성 페이스트를 도포함으로써 가능하게 된다.
또한, 도체부 및 그 근방부의 형상은 상기 구성에 한정되는 것이 아니고, 이하에 설명하는 바와 같은 구성으로 하는 것도 가능하다.
예를 들면, 도 2(b)에 도시된 바와 같이, 도체부(14)의 표면이 그 주변부의 제 1 및 제 2 글라스 층(11, 12)보다 낮은 위치에 형성되어 있어도 좋다.
또한, 도 2(c)에 도시된 바와 같이, 제 2 글라스 층(12)의 표면의 거의 전면이 도체부(14)의 표면과 같은 높이로 형성되어 있어도 좋다.
또한, 도체부(14)의 표면에는 도금막(19)이 형성되게 되지만, 이 경우에, 도 2(a), 도 2(c)에 도시된 바와 같이, 도금막(19)이 제 2 글라스 층(12)의 표면보다 높게 형성되면 실장 기판과의 도통을 보다 확실하게 얻을 수 있어서 바람직하다.
또한, 도 2(b)에 있어서는 도금막(19)은 제 2 글라스 층(12)의 표면보다 낮은 위치에 형성되어 있지만 제 2 글라스 층(12)의 표면과 같은 높이까지 도금막을 형성해도 좋고, 또한, 그 이상의 높이가 되도록 형성해도 좋다.
또한, 도금막(19)을 형성하기 전에 제 2 글라스 층(12)의 표면과 같은 높이가 되도록 도체부(14)를 형성[도 2(c)참조]하기 때문에 더욱 도전성 페이스트를 도포 해서 두꺼운 도체부(14)를 형성한 후에, 도 2(c)에 도시된 바와 같이, 도금막(19)을 형성해도 좋다.
또한, 도 3은 상기 방법으로 제작한 세라믹 기판의 구조를 나타내는 단면도이다. 도 3에 도시된 바와 같이, 이 세라믹 기판(10)은 세라믹 기판 본체(1)의 내부에 회로 형성용의 면내 도체(21), 면내 도체(21)의 층간 접속용의 비어 홀(beer hall)(22)을 구비하고, 또한, 세라믹 기판 본체(1)의 표면측에 표면 도체(23) 등을 구비함과 아울러 한쪽 주면(도 3에서는 하면)(1a)에는 외주가 제 1 글라스 층(11),제 2 글라스 층(12)으로 이루어지는 2층 구조의 글라스 층(13)에 의해 피복된 도체 부(랜드 전극)(14)가 복수 배치된 구조를 가지고 있다.
[특성의 평가]
<1> 크랙의 발생율
상기한 바와 같이 제작된 세라믹 기판 본체(1)의 다른쪽 주면(1b)에, 도 4에 도시된 바와 같이, 필요한 표면 실장 부품(15, 16)을 땜납 실장한 후, 에폭시 수지를 주성분으로 하는 밀봉용 수지(17)로 밀봉함으로써 소정의 회로 기판(10a), 즉, 표면 실장 부품(15, 16)이 실장되고, 밀봉용 수지(17)로 밀봉된 세라믹 기판(10)을 얻었다.
이에 따라, 도 5에 도시된 바와 같이, 이 회로 기판(10a)의 랜드 전극(도체부)(14)이 형성되고, 글라스 층(13)이 배치된 한쪽 주면(1a)을 실장 기판인 에폭시 수지 기판(31)에 땜납 실장하고, 회로 기판(10a)의 랜드 전극(14)을 에폭시 수지 기판(31)의 실장용 랜드(32)에 접속한다.
이에 따라, 회로 기판(10a)이 실장된 에폭시 수지 기판(31)을 ―55℃∼125℃의 범위의 조건에서 400 사이클의 부하 시험을 행한 후, 레드 체크 침투액을 회로 기판(10a)의 전체에 침투시켜서 용제 초음파 세정을 행하고, 크랙 유무의 확인을 행하였다. 그 결과, 크랙의 발생은 관찰되지 않았다.
또한, 히트 사이클의 부하시에는 실장 기판과 세라믹 기판의 열팽창 계수차이에 의해 강도가 약한 개소에 응력이 집중되고, 세라믹 기판의 도체부(랜드 전극)와 주위의 세라믹의 계면에 균열ㆍ크랙이 발생하게 되지만 상기한 바와 같은 세라믹 기판 본체(1)를 구성하는 세라믹에 포함되어 있는 글라스와 동일한 계의 글라스 재료로 이루어진 제 1 글라스 층(11)과, 제 1 글라스 재료(11)보다도 도금액에 용출되기 어려운 글라스 재료로 이루어진 제 2 글라스 층(12)을 구비한 2층 구조의 글라스 층(13)을 도체부(랜드 전극)(14)의 외주에 코팅함으로써 세라믹과의 밀착 강도와 도금 내성이 우수한 글라스 층(13)을 구비하고, 히트 사이클 시험에 있어서도 크랙이 발생되지 않은 신뢰성이 높은 세라믹 기판을 얻을 수 있다.
<2> 마이그레이션 평가 시험
이어서, 마이그레이션 평가 시험에 제공하기 위해서, 상기 실시예의 방법과 마찬가지의 방법에 의해, 도 6에 도시된 바와 같이, 표면에 라인/스페이스 = 100㎛/150㎛인 한쌍의 인터디지털 전극(41a, 41b)을 구비하고, 또한, 이 인터디지털 전극(41a, 41b)상에 제 1 글라스 층과 제 2 글라스 층으로 이루어지는 2층 구조의 글라스 층(13)을 도 6에 도시된 바와 같은 형태로 배치한 세라믹 기판(10b)을 제작했다.
이어서, 이 세라믹 기판(10b)의 인터디지털 전극(41a, 41b)상에 탈이온수를 적하한 후, 직류 전압 10V를 인가하고, 인터디지털 전극(41a, 41b) 사이가 단락될 때까지의 시간을 측정했다. 그 결과, 인터디지털 전극(41a, 41b)이 단락할 때까지의 시간은 5분간이었다. 이 결과로부터, 상기한 바와 같이 구성된 세라믹 기판(10b)은 우수한 내마이그레이션성을 가지고 있는 것이 확인되었다.
또한, 세라믹 기판 본체를 구성하는 세라믹에 포함되어 있는 글라스는 제품인 세라믹 기판의 특성을 고려해서 선택된 것이며, 막 특성 등은 특히 고려되지 않고 있을 경우가 많고, 이와 같은 글라스를 사용해서 도체부(랜드 전극)의 외주를 피복했더라도 글라스 층에 핀홀 등의 결함을 나타내는 것이 많고, 또한, 핀홀 등을 막기 위해서, 막 두께를 크게 하더라도 재료적인 면으로부터 도금 내성이 불충분해지기 쉽고, 도금액 침식에 의한 핀홀 등의 불량을 막는 것이 곤란한 실정이다. 그러나, 본 발명과 같이, 세라믹 기판 본체를 구성하는 세라믹에 포함되어 있는 글라스와 동일한 계의 글라스 재료로 이루어진 제 1 글라스 층과, 제 1 글라스 재료보다도 도금액에 용출되기 어려운 글라스 재료로 이루어진 제 2 글라스 층을 구비한 2층 구조의 글라스 층으로 도체부(랜드 전극)의 외주를 피복함으로써 글라스 층이 세라믹과의 밀착 강도 및 도금 내성이 우수하고, 핀홀 등의 결함이 없는 신뢰성이 높은 세라믹 기판을 얻을 수 있다.
또한, 비교를 위해 랜드 전극의 외주를 피복하기 위한 글라스 층을 본 발명이 있어서의 제 1 글라스 층, 즉, 세라믹 기판 본체를 구성하는 세라믹에 포함되어 있는 글라스와 동일한 계의 글라스 재료로 이루어지는 제 1 글라스 층만으로 이루어지는 일층 구조로 한 세라믹 기판을 제작하고, 특성을 조사한 바, 상기 <1>의 히트 사이클에 의한 세라믹 기판에 있어서의 크랙의 발생은 관찰되지 않았지만 상기 <2>의 마이그레이션 평가 시험을 상기 실시예의 경우와 동일한 조건으로 행한 바, 전극간이 단락될 때까지의 시간이 10초간으로 짧고, Ag의 덴드리틱 성장(dendritic growth), 즉, Ag의 마이그레이션이 확인되었다.
또한, 비교를 위해 랜드 전극의 외주를 피복하기 위한 글라스 층으로서 본 발명에 있어서의 제 2 글라스 층, 즉, 제 1 글라스 재료보다도 도금액에 용출되기 어려운 글라스 재료로 이루어지는 제 2 글라스 층만으로 이루어지는 일층 구조로 한 세라믹 기판을 제작하고, 특성을 조사한 바, 상기 <1>의 히트 사이클에 있어서, 세라믹 기판에 있어서의 크랙의 발생이 관찰되었다. 또한, 상기 <2>의 마이그레이션 평가 시험을 상기 실시예의 경우와 동일한 조건으로 행한 바, 전극간이 단락될 때까지의 시간이 15초간으로 짧고, 글라스가 박리된 부분으로부터의 Ag의 덴드리틱 성장, 즉 Ag의 마이그레이션이 확인되었다.
또한, 상기 실시예에서는 세라믹 그린 시트상에 도체부용 도전성 페이스트, 제 1 글라스 층용 글라스 페이스트, 및 제 2 글라스 층용 도전성 페이스트를 인쇄함으로써 외주가 글라스 층으로 피복된 도체부를 형성했지만, 랜드 전극이 되는 도체부(14)를 형성할 시, 도 7에 도시된 바와 같이, 지지체(43)상에 제 2 글라스 층용 글라스 페이스트를 인쇄하여 개구부를 가진 제 2 글라스 층(12)을 형성하고, 그 위에 더욱이 제 1 글라스 층(11)이 되는 글라스 페이스트를 인쇄하여 개구부를 구비한 제 1 글라스 층(11)을 형성하고, 그 위에서 제 1 글라스 층(11) 및 제 2 글라스 층(12)의 개구부에 도체부용 도전성 페이스트를 인쇄하여 도체부(14)를 형성한 후, 지지체(43)상의 도체부(14), 제 1 글라스 층(11), 및 제 2 글라스 층(12)으로 이루어지는 글라스 층(13)을 세라믹 적층체의 한쪽 주면에 전사함으로써 세라믹 적층체의 한쪽 주면에 외주가 제 1 글라스 층, 및 제 2 글라스 층으로 이루어지는 2층 구조의 글라스 층에 의해 피복된 도체부를 형성하도록 해도 좋다.
또한, 도 8(a), 도 8(b), 도 8(c)를 참조하면서 이하에 설명하는 방법에 의해 세라믹 기판(세라믹 적층체)(10)상에 도체부(14)와 제 1 및 2 글라스 층(11, 12)을 형성하도록 해도 좋다.
우선, 도 8(a)에 도시된 바와 같이, 세라믹 기판(세라믹 적층체)(10)의 한쪽 주면(1a)에 도체부용 도전성 페이스트를 인쇄, 또는 전사함으로써 도체부(14)를 형성한다.
또한, 지지체(43)의 표면에, 제 2 글라스 층용 글라스 페이스트를 인쇄하여 개구부를 구비한 제 2 글라스 층(12)을 형성하고, 또한, 그 위에 제 1 글라스 층이 되는 글라스 페이스트를 인쇄함으로써 개구부를 구비한 제 1 글라스 층(11)을 형성한다.
이에 따라, 지지체(43)의 표면에 형성된 제 1 및 2 글라스 층(11, 12)을 도체부(14)가 형성된 세라믹 기판(세라믹 적층체)(10)에 전사하고[도 8(b)], 지지체(43)를 제거함으로써[도 8(c)] 세라믹 기판(세라믹 적층체)(10)상의 도체부(14)의 주위를 제 1 및 2 글라스 층(11, 12)에 의해 피복한다.
또한, 다른 2개의 지지체 상에 제 1 및 제 2 글라스 층용 페이스트를 각각 인쇄하고, 한쪽의 지지체 상에 제 1 글라스 층을 형성하고, 다른쪽의 지지체 상에 제 2 글라스 층을 형성해 두고, 제 1 글라스 층 및 제 2 글라스 층의 순서대로 도체부가 형성된 세라믹 기판(세라믹 적층체)에 글라스 층을 전사함으로써, 도 8(c)에 도시된 바와 같이, 세라믹 기판(세라믹 적층체)(10)상의 도체부(14)의 주위를 제 1 및 제 2 글라스 층(11, 12)에 의해 피복하도록 해도 좋다.
또한, 도 5는 상기 실시예의 세라믹 기판(10)[회로 기판(10a)]을 그 도체부(14)를 땜납(18)을 통해 실장 기판(에폭시 수지 기판)(31)에 접속한 상태를 나타내는 도면이고, 또한, 본 발명의 전자 장치의 일례를 나타내는 도면이기도 하다.
이 전자 장치에 있어서는 세라믹 기판(10)의 도체부(14)가 땜납(18)을 통해 실장 기판에 확실하게 접속되어 있고, 또한, 상기 실시예의 세라믹 기판(10)의 도체부(14)는 외주가 상기 2층 구조의 글라스 층(13)에 의해 피복되어 있으므로 세라믹 기판 본체(1)와의 밀착성 및 도금 내성이 우수하기 때문에 신뢰성이 높은 세라믹 기판(10)이 실장 기판상에 탑재된 신뢰성이 높은 전자 장치를 얻을 수 있다.
또한, 도 9(a), 도 9(b), 도 9(c)는 도체부(14)의 일부를 피복하도록 배치되는 글라스 층(13)의 배치 형태를 나타내는 도면이다.
도 9(a)는 상기 실시예에 있어서의 글라스 층(14)의 배치 형태를 나타내는 도면이며, 상기 실시예에서는 도체부(14)의 외주에 글라스 층(13)을 코팅할 시에 글라스 층(13)을 도체부(14)의 외주 근방만을 피복하도록 배치하고 있지만 본 발명의 세라믹 기판에 있어서는, 도 9(b), 도 9(c)에 도시된 바와 같이, 도체부(14)의 외주에 글라스 층(13)을 코팅할 시에 도체부(14)를 노출시켜야 할 영역을 제외한 모든 영역을 글라스 층(13)에 의해 피복하도록 해도 좋다.
또한, 도 9(b)에서는 도체부(14)의 노출면, 및 그 외주 영역의 글라스 층(13)의 표면이 그 주위의 면으로부터 돌출되도록 구성되어 있고, 도 9(c)에서는 도체부(14)의 노출면이 주위의 글라스 층(13)의 표면보다도 낮아지도록, 즉, 도체부(14)의 노출면이 오목부의 저면이 되도록 구성되어 있다.
도 9(c)의 구성의 경우, 오목부에 도전성 페이스트를 도포하여 도체부(14)의 표면이 주위의 글라스 층(13)의 표면과 같은 높이가 되도록 하는 것도 가능하고, 또한, 도전성 페이스트를 부여하여 글라스 층의 표면으로부터 도체부가 돌출된 구 조로 하는 것도 가능하다. 또한, 도전성 페이스트에 한정되지 않고, 금속박을 이용해서 도체부의 높이를 조정하는 것도 가능하다.
모든 경우에 있어서, 도체부(14), 및 도체부(14)의 일부를 피복하도록 배치되는 글라스 층(13)의 배치 형태에 특별한 제약은 없고 다양한 변형을 가하는 것이 가능하다. 또한, 도 9(a), 도 9(b), 및 도 9(c)에 있어서는 글라스 층(13) 및 도체부(14)의 단차부가 스퀘어 범프(square bump)인 경우를 나타내고 있지만, 매끄러운 모양으로 두께가 변화되는 구성으로 하는 것도 가능하다.
또한, 본 발명은 그 밖의 점에 있어서도, 상기 실시예에 한정되는 것이 아니고, 세라믹 기판 본체를 구성하는 세라믹 재료의 종류, 도체부의 형상이나 구성 재료, 글라스 층을 구성하는 글라스 재료의 종류나 조성 등에 관한 것이고, 발명의 범위내에 있어서, 다양한 응용, 변형을 가하는 것이 가능하다.
상기한 바와 같이, 본 발명에 의하면 도체부의 일부를 글라스 재료로 피복함으로써 히트 사이클에 의한 도체부로의 응력 집중을 억제하는 것이 가능함과 아울러 랜드 전극이 되는 도체부의 일부를 피복하도록 배치되는 글라스 층의 세라믹 기판 본체와의 밀착성 및 도금 내성을 향상시켜서 신뢰성이 높은 세라믹 기판을 확실하게 얻는 것이 가능하게 된다.
따라서, 본 발명은 세라믹 기판이나, 그 제조 기술의 분야, 세라믹 기판을 사용한 전자 장치의 분야 등에 널리 이용하는 것이 가능하다.

Claims (12)

  1. 세라믹 기판 본체와,
    상기 세라믹 기판 본체의 한쪽 주면에 형성된 도체부의 일부로부터 상기 세라믹 기판 본체의 상기 한쪽 주면에 걸치도록 배치된 글라스 층을 구비하고,
    상기 글라스 층은
    상기 도체부의 일부로부터 상기 세라믹 기판 본체의 상기 한쪽 주면에 걸치도록 배치되고, 제 1 글라스 재료로 이루어진 제 1 글라스 층과,
    상기 제 1 글라스 층 상에 형성되고, 상기 제 1 글라스 층을 구성하는 제 1 글라스 재료와는 상이한 제 2 글라스 재료로 이루어진 제 2 글라스 층을 구비하고,
    상기 제 1 글라스 재료는 상기 제 2 글라스 재료보다도 상기 세라믹 기판 본체와의 밀착성이 양호한 재료이며, 상기 제 2 글라스 재료는 상기 제 1 글라스 재료보다도 도금 내성이 우수한 재료인 것을 특징으로 하는 세라믹 기판.
  2. 제 1 항에 있어서,
    상기 세라믹 기판 본체를 구성하는 세라믹은 글라스를 함유하고,
    상기 제 1 글라스 재료는 상기 세라믹 기판 본체를 구성하는 세라믹에 포함되어 있는 글라스와 동일한 계의 글라스 재료임과 아울러,
    상기 제 2 글라스 재료는 상기 제 1 글라스 재료보다도 도금액에 용출되기 어려운 글라스 재료인 것을 특징으로 하는 세라믹 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 글라스 층은 상기 세라믹 기판 본체의 한쪽 주면에 형성된 상기 도체부의 외주를 피복하도록 형성되어 있는 것을 특징으로 하는 세라믹 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 글라스 층은 상기 제 1 글라스 층 전체를 피복하도록 형성되어 있는 것을 특징으로 하는 세라믹 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 글라스 재료는 붕규산계 글라스를 포함하는 것이며, 상기 제 2 글라스 재료는 Si, B, 및 Zn을 함유하는 글라스를 포함하는 것을 특징으로 하는 세라믹 기판.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 도체부의 표면에 도금막이 형성되어 있는 것을 특징으로 하는 세라믹 기판.
  7. 제 1 항 또는 제 2 항에 기재된 세라믹 기판의 상기 도체부는 땜납을 통해 실장 기판에 접속되어 있는 것을 특징으로 하는 전자 장치.
  8. 복수의 세라믹 그린 시트가 적층된 적층체의 한쪽 주면에 도체부가 형성되고, 상기 도체부의 일부로부터 상기 적층체의 상기 한쪽 주면에 걸치도록 제 1 글라스 재료로 이루어진 제 1 글라스 층이 형성되고, 상기 제 1 글라스 층 상에 상기 제 1 글라스 층을 구성하는 상기 제 1 글라스 재료와는 상이한 제 2 글라스 재료로 이루어진 제 2 글라스 층이 형성된 구조를 갖고, 상기 제 1 글라스 재료는 상기 제 2 글라스 재료보다도 상기 세라믹 기판 본체와의 밀착성이 양호한 재료로 이루어지고, 상기 제 2 글라스 재료는 상기 제 1 글라스 재료보다도 도금 내성이 우수한 재료로 이루어지는 미소성의 세라믹 적층체를 형성하는 공정과,
    상기 미소성의 세라믹 적층체를 소성하는 공정을 구비하는 것을 특징으로 하는 세라믹 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 도체부의 외주를 피복하도록 제 1 글라스 층을 형성하는 것을 특징으로 하는 세라믹 기판의 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제 1 글라스 층 전체를 피복하도록 상기 제 2 글라스 층을 형성하는 것을 특징으로 하는 세라믹 기판의 제조 방법.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 세라믹 적층체를 소성하는 공정에 있어서, 상기 세라믹 적층체의 적어도 한쪽 주면 상에 상기 세라믹 적층체를 소성하는 온도에서는 소결되지 않은 세라믹 재료로 이루어진 수축 억제용 그린 시트를 배치한 상태에서 상기 세라믹 적층체의 소성을 행하는 것을 특징으로 하는 세라믹 기판의 제조 방법.
  12. 제 8 항 또는 제 9 항에 있어서,
    상기 세라믹 적층체를 소성하는 공정 후에 상기 도체부의 표면에 도금막을 형성하는 공정을 구비하는 것을 특징으로 하는 세라믹 기판의 제조 방법.
KR1020077010564A 2005-11-30 2006-11-13 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법 KR100885136B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00346851 2005-11-30
JP2005346851 2005-11-30
JP2006116036 2006-04-19
JPJP-P-2006-00116036 2006-04-19
JPJP-P-2006-00282823 2006-10-17
JP2006282823 2006-10-17

Publications (2)

Publication Number Publication Date
KR20070088629A KR20070088629A (ko) 2007-08-29
KR100885136B1 true KR100885136B1 (ko) 2009-02-23

Family

ID=38092028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077010564A KR100885136B1 (ko) 2005-11-30 2006-11-13 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법

Country Status (6)

Country Link
US (1) US7473460B2 (ko)
EP (1) EP1956876B1 (ko)
JP (1) JP4561831B2 (ko)
KR (1) KR100885136B1 (ko)
TW (1) TWI311451B (ko)
WO (1) WO2007063692A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637980B1 (en) 2007-12-18 2014-01-28 Rockwell Collins, Inc. Adhesive applications using alkali silicate glass for electronics
US8166645B2 (en) * 2006-08-23 2012-05-01 Rockwell Collins, Inc. Method for providing near-hermetically coated, thermally protected integrated circuit assemblies
US7915527B1 (en) 2006-08-23 2011-03-29 Rockwell Collins, Inc. Hermetic seal and hermetic connector reinforcement and repair with low temperature glass coatings
US8174830B2 (en) 2008-05-06 2012-05-08 Rockwell Collins, Inc. System and method for a substrate with internal pumped liquid metal for thermal spreading and cooling
US8581108B1 (en) 2006-08-23 2013-11-12 Rockwell Collins, Inc. Method for providing near-hermetically coated integrated circuit assemblies
US8084855B2 (en) * 2006-08-23 2011-12-27 Rockwell Collins, Inc. Integrated circuit tampering protection and reverse engineering prevention coatings and methods
US8617913B2 (en) 2006-08-23 2013-12-31 Rockwell Collins, Inc. Alkali silicate glass based coating and method for applying
US8076185B1 (en) 2006-08-23 2011-12-13 Rockwell Collins, Inc. Integrated circuit protection and ruggedization coatings and methods
WO2008132913A1 (ja) * 2007-04-20 2008-11-06 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
US8363189B2 (en) * 2007-12-18 2013-01-29 Rockwell Collins, Inc. Alkali silicate glass for displays
US8650886B2 (en) 2008-09-12 2014-02-18 Rockwell Collins, Inc. Thermal spreader assembly with flexible liquid cooling loop having rigid tubing sections and flexible tubing sections
US8205337B2 (en) * 2008-09-12 2012-06-26 Rockwell Collins, Inc. Fabrication process for a flexible, thin thermal spreader
US8221089B2 (en) 2008-09-12 2012-07-17 Rockwell Collins, Inc. Thin, solid-state mechanism for pumping electrically conductive liquids in a flexible thermal spreader
US8616266B2 (en) 2008-09-12 2013-12-31 Rockwell Collins, Inc. Mechanically compliant thermal spreader with an embedded cooling loop for containing and circulating electrically-conductive liquid
JP5456989B2 (ja) * 2008-06-02 2014-04-02 太陽誘電株式会社 電子部品の製造方法
US8119040B2 (en) * 2008-09-29 2012-02-21 Rockwell Collins, Inc. Glass thick film embedded passive material
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
WO2011102040A1 (ja) * 2010-02-19 2011-08-25 旭硝子株式会社 素子搭載用基板およびその製造方法
WO2012106434A1 (en) 2011-02-04 2012-08-09 Antaya Technologies Corporation Lead-free solder composition
JP5582069B2 (ja) * 2011-03-04 2014-09-03 株式会社村田製作所 セラミック多層基板
EP2704873B1 (en) * 2011-05-03 2022-02-09 Pilkington Group Limited Glazing with a soldered connector
US9435915B1 (en) 2012-09-28 2016-09-06 Rockwell Collins, Inc. Antiglare treatment for glass
DE102013104739B4 (de) * 2013-03-14 2022-10-27 Rogers Germany Gmbh Metall-Keramik-Substrate sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
WO2015060045A1 (ja) 2013-10-24 2015-04-30 株式会社村田製作所 配線基板およびその製造方法
JP6493560B2 (ja) * 2015-11-30 2019-04-03 株式会社村田製作所 多層セラミック基板及び電子部品
JP6699723B2 (ja) * 2016-05-09 2020-05-27 株式会社村田製作所 セラミック電子部品
WO2017199712A1 (ja) 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品
WO2017199710A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 多層セラミック基板及び電子装置
JP6870427B2 (ja) 2017-03-30 2021-05-12 Tdk株式会社 電子部品
CN219181776U (zh) * 2020-06-17 2023-06-13 株式会社村田制作所 电子部件
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54122871A (en) 1978-03-17 1979-09-22 Tokyo Shibaura Electric Co Method of producing circuit board
JPH04359489A (ja) * 1991-06-05 1992-12-11 Mitsuba Electric Mfg Co Ltd 回路基板の製造方法
JP2000223821A (ja) * 1999-01-27 2000-08-11 Kyocera Corp セラミック配線基板
JP2005268392A (ja) * 2004-03-17 2005-09-29 Kyocera Corp 電子部品の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302594A (ja) * 1987-06-03 1988-12-09 Hitachi Ltd 厚膜導体電極の形成方法
JPH0918144A (ja) * 1995-06-28 1997-01-17 Hitachi Ltd ガラスセラミック多層配線基板及びその製造方法並びにガラスセラミック多層配線基板実装構造体
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
US6025649A (en) * 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
US6934000B1 (en) * 2000-09-20 2005-08-23 Hitachi, Ltd. Liquid crystal display
JP2002231860A (ja) 2001-01-31 2002-08-16 Kyocera Corp 電子部品装置
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4610185B2 (ja) * 2003-12-24 2011-01-12 京セラ株式会社 配線基板並びにその製造方法
JP2005340449A (ja) * 2004-05-26 2005-12-08 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54122871A (en) 1978-03-17 1979-09-22 Tokyo Shibaura Electric Co Method of producing circuit board
JPH04359489A (ja) * 1991-06-05 1992-12-11 Mitsuba Electric Mfg Co Ltd 回路基板の製造方法
JP2000223821A (ja) * 1999-01-27 2000-08-11 Kyocera Corp セラミック配線基板
JP2005268392A (ja) * 2004-03-17 2005-09-29 Kyocera Corp 電子部品の製造方法

Also Published As

Publication number Publication date
EP1956876A4 (en) 2011-05-11
KR20070088629A (ko) 2007-08-29
EP1956876A1 (en) 2008-08-13
JP4561831B2 (ja) 2010-10-13
TWI311451B (en) 2009-06-21
WO2007063692A1 (ja) 2007-06-07
US7473460B2 (en) 2009-01-06
TW200726336A (en) 2007-07-01
JPWO2007063692A1 (ja) 2009-05-07
US20070224400A1 (en) 2007-09-27
EP1956876B1 (en) 2013-06-12

Similar Documents

Publication Publication Date Title
KR100885136B1 (ko) 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법
US7206187B2 (en) Ceramic electronic component and its manufacturing method
US7558047B2 (en) Electronic component and method for producing the same
US7998560B2 (en) Multilayer ceramic substrate, method for producing same, and electronic component
EP1408520A2 (en) Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards
US10178774B2 (en) Ceramic electronic component and manufacturing method thereof
US9370111B2 (en) Ceramic multilayer substrate and method for producing the same
KR20010052848A (ko) 세라믹 회로판의 제조 방법 및 세라믹 회로판
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
JPH07201636A (ja) 積層電子部品及びその製造方法
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
JP2002043757A (ja) 多層基板及びその製造方法
KR102068811B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR102076151B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP6614240B2 (ja) セラミック多層基板
JP2008159726A (ja) 多層配線基板
JP2005268290A (ja) 積層セラミック電子部品およびその製造方法
JPH0794839A (ja) 回路基板
JP2515165B2 (ja) 多層配線基板の製造方法
JP4497533B2 (ja) セラミック基板の製造方法
JP2015201514A (ja) 配線基板およびその製造方法
KR100968977B1 (ko) 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법
JP2006108215A (ja) セラミック多層基板の製造方法
JPH07336053A (ja) セラミック多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170210

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180209

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190212

Year of fee payment: 11