JPH09135078A - 厚膜多層基板およびその製造方法 - Google Patents

厚膜多層基板およびその製造方法

Info

Publication number
JPH09135078A
JPH09135078A JP7291419A JP29141995A JPH09135078A JP H09135078 A JPH09135078 A JP H09135078A JP 7291419 A JP7291419 A JP 7291419A JP 29141995 A JP29141995 A JP 29141995A JP H09135078 A JPH09135078 A JP H09135078A
Authority
JP
Japan
Prior art keywords
layer
resistor
resistance value
thick film
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7291419A
Other languages
English (en)
Inventor
Takamasa Isobe
隆昌 磯部
Takeo Warashina
猛夫 藁科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Original Assignee
Noritake Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd filed Critical Noritake Co Ltd
Priority to JP7291419A priority Critical patent/JPH09135078A/ja
Publication of JPH09135078A publication Critical patent/JPH09135078A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 内蔵される抵抗体の抵抗値の公差が比較的厳
しい場合にも対応し得る厚膜多層基板およびその製造方
法を提供する。 【解決手段】 厚膜多層基板10は、抵抗体層16に設
けられた抵抗体28の有効面積S1 と、その抵抗体28
の有効面積S1 の導体配線34との重なり面積S 2 との
比率である重なり比率dSが、一層に形成される複数の
抵抗体28のうち同様なシート抵抗値を有する複数の抵
抗体28について所定範囲内とされて構成される。その
ため、内部に形成された抵抗体層16の上に他の厚膜層
が印刷・焼成される場合に、その抵抗体層16の抵抗体
28は、上記の重なり比率dSに応じて定められる変化
率で抵抗値を変化させられるが、このとき、同様なシー
ト抵抗値を有する複数の抵抗体28は、重なり比率dS
が所定範囲内とされているため、一層に設けられている
全ての抵抗体28の変化率の幅は、その所定範囲に応じ
た小さい値となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、抵抗体を内蔵した
厚膜多層基板およびその製造方法に関する。
【0002】
【従来の技術】例えば、厚膜多層基板上にIC、抵抗
体、コイルやコンデンサ等が実装されたハイブリッドI
Cは、比較的高い集積度が得られると共に、比較的低コ
ストで複雑な回路を構成でき且つ回路変更が容易である
ため、各種の電気機器に用いられている。従来、このよ
うなハイブリッドIC等を構成するための厚膜多層基板
は、例えば、絶縁層を介して所定数積層された導体配線
を有する導体層の上に、複数の抵抗体が所定パターンに
配置された抵抗体層が更に積層されて構成されており、
所定の厚膜印刷ペーストを順次印刷し焼成することを所
定回数繰り返して導体層および絶縁層を形成した後、所
定の厚膜抵抗体ペーストを所定パターンで印刷し焼成す
ることにより製造されていた。したがって、導体配線が
内蔵されると共に、基板上に厚膜形成された抵抗体が備
えられることとなって、高い集積度を得ることができる
のである。
【0003】ところで、近年の電気機器の一層の小型化
に伴って、ハイブリッドICの小型化が要求されている
が、上記のような抵抗体層が表層に備えられた厚膜多層
基板は、IC等の部品を実装するためのパッドを抵抗体
が設けられていない部分にしか設けることができない。
そのため、厚膜多層基板の必要面積は、そのパッド面積
に厚膜形成された抵抗体の総面積を合計した面積以上と
なって、十分に小型化をすることが困難であった。しか
も、上記のような厚膜多層基板は、通常、大きなセラミ
ック基板上に複数個を同時に形成し、全厚膜層が形成さ
れた後に個々に切断する多数個取りで製造されているこ
とから、製造コストを一層低減するためにも小型化が望
まれているのである。
【0004】そこで、内部にも抵抗体層を備えることに
より、ハイブリッドICを一層小型化することが考えら
れている。例えば、特開平6−244362号公報或い
は特開平6−244363号公報等に記載されている製
造方法により製造される厚膜多層基板がそれである。
【0005】
【発明が解決しようとする課題】ところで、厚膜多層基
板を製造するに際しては、一般に導体層、絶縁層や抵抗
体層(以下、特に区別しない場合には単に厚膜層とい
う)毎に印刷および焼成が施されるため、上記公報に記
載されているように抵抗体層を内蔵する場合には、その
抵抗体層はその上に積層される厚膜層の数だけ繰り返し
加熱される。そのため、抵抗体層の焼成後、その上に他
の厚膜層を形成する前にレーザ等によってトリミングし
て各抵抗体の抵抗値を所望の値に調節しても、他の厚膜
層を形成する際の焼成時に再加熱されて抵抗値が変化す
ることから所望の抵抗値が得られず、しかも、大きなば
らつきが発生してその抵抗値を所定の公差内に制御する
ことが困難となる。
【0006】そのため、前記特開平6−244362号
公報においては、内部に形成される抵抗体層を、その上
に形成される他の厚膜層よりも高い温度で焼成し、トリ
ミングを行った後、他の厚膜層を形成している。このよ
うにすれば、内蔵される抵抗体は、上側に形成される他
の厚膜層の焼成工程において、それ自体の焼成温度より
も低い温度にしか再加熱されないため、トリミングの後
に再加熱による抵抗値の変動が生じ難くなってばらつき
が所定の公差内に制御される。また、前記特開平6−2
44363号公報においては、抵抗体層の上に絶縁層を
形成した後にトリミングを行い、その後、更にその上に
他の厚膜層を形成している。このようにすれば、内蔵さ
れる抵抗体の抵抗値の変化は、そのすぐ上に形成される
絶縁層の焼成時に最も大きく、その後の他の厚膜層の焼
成時には比較的小さいため、ばらつきを比較的小さくし
て所定の公差内に制御することが可能となる。
【0007】しかしながら、特開平6−244362号
公報に記載されている技術では、内部に形成される抵抗
体層の抵抗体に、通常使用される抵抗体よりも焼成温度
が高いものを使用するか、或いは上部に形成される他の
厚膜層に焼成温度の低い導体や絶縁体等を使用する必要
がある。そのため、焼成温度の異なる複数種類の厚膜材
料を、導体や絶縁層等についてそれぞれ用意する必要が
あると共に、異なる設定温度の焼成炉を用意しなければ
ならず、製造工程が煩雑になるという問題がある。一
方、特開平6−244363号公報に記載されている技
術では、一層とはいえ絶縁層と共に抵抗体をトリミング
することとなるため、抵抗体層の焼成直後にトリミング
する場合に比較して高出力が必要となるという問題があ
る。
【0008】しかも、何れの公報に記載されている技術
においても、トリミングの後に再加熱されるため比較的
小さいとはいうものの抵抗値変化が生じるが、本発明者
らの知見によれば、その抵抗値変化の大きさは抵抗体の
シート抵抗値や抵抗体形状のみならず、回路パターンの
影響をも受けて変化率が個々の抵抗体毎に異なることか
ら、比較的公差が厳しい場合にはその範囲内に変化を留
めることが困難となる。なお、上記公報の実施例に記載
されているように、回路基板上の全ての抵抗体の抵抗値
変化率をそれぞれ予め実験的に求めて記憶しておき、そ
の値に基づいてトリミングする際の目標抵抗値をそれぞ
れ異なるものとする場合には、比較的厳しい公差にも対
応し得るが、その目標抵抗値を決定するためには異なる
回路パターン毎に極めて多くの実験回数が必要となるこ
とから、実用的な方法ではない。
【0009】本発明は、以上の事情を背景として為され
たものであって、その目的とするところは、内蔵される
抵抗体の抵抗値の公差が比較的厳しい場合にも対応し得
る厚膜多層基板およびその製造方法を提供することにあ
る。
【0010】
【課題を解決するための第1の手段】斯かる目的を達成
するための第1発明の厚膜多層基板の要旨とするところ
は、セラミック基板上に、複数の抵抗体を備えた抵抗体
層と、その抵抗体層の上側に設けられた絶縁層と、導体
配線を備えてその絶縁層の上側に設けられその絶縁層に
よってその抵抗体層と絶縁された導体層とを含む複数の
層が固着されて成る厚膜多層基板であって、(a) 前記抵
抗体層に設けられた抵抗体の有効面積と、その抵抗体の
有効面積のうち前記導体層に設けられた導体配線が直上
に位置する重なり部分の面積である重なり面積との比率
である重なり比率が、一層に形成される複数の抵抗体の
うち同様なシート抵抗値を有する複数の抵抗体について
所定範囲内とされていることにある。
【0011】
【第1発明の効果】このようにすれば、厚膜多層基板
は、抵抗体層に設けられた抵抗体の有効面積と、その抵
抗体の有効面積のうち導体配線が直上に位置する部分の
面積である重なり面積との比率である重なり比率が、一
層に形成される複数の抵抗体のうち同様なシート抵抗値
を有する複数の抵抗体について所定範囲内とされて構成
される。そのため、厚膜多層基板を製造するに際して、
内部に形成された抵抗体層の上に絶縁層等の他の厚膜層
が印刷・焼成される場合に、その内部に形成された抵抗
体層の抵抗体は、上記の重なり比率に応じて定められる
変化率で抵抗値を変化させられるが、このとき、同様な
シート抵抗値を有する複数の抵抗体は、重なり比率が所
定範囲内とされているため、一層に設けられている全て
の抵抗体の変化率の幅は、その所定範囲に応じた小さい
値となる。
【0012】上記により、重なり比率を適宜設定するこ
とにより、内蔵される抵抗体の抵抗値変化率のばらつ
き、すなわち他の全ての厚膜層焼成後のその抵抗値のば
らつきを要求される公差に応じて小さくでき、その公差
が比較的厳しい場合にも対応し得る厚膜多層基板を得る
ことができる。なお、上記の「抵抗体の有効面積」と
は、電極用導体の上に一部が重ねられて形成される抵抗
体のうちの、その電極用導体と重なった部分を除いた実
際に抵抗体として機能する部分の面積をいうものであ
る。
【0013】因みに、前述のように、再加熱した際の抵
抗値変化率は、シート抵抗値すなわち抵抗体の材質によ
って異なるのみならず、回路パターンによっても異なる
ものであるが、本発明者等の研究によれば、その回路パ
ターンに起因する抵抗値変化率は、抵抗体層に形成され
る抵抗体と、その上側に絶縁層を介して設けられる導体
層に形成される導体配線との各層の面方向の相対位置に
よって決定されるものであることが判明した。すなわ
ち、その作用は明らかではないが、同一のシート抵抗値
を有する抵抗体であっても、前記の重なり比率が小さい
場合と大きい場合とでは抵抗値変化率が異なる傾向を示
すのである。したがって、一層内の重なり比率のばらつ
きを小さくすれば、抵抗値変化率を小さい範囲に留める
ことができる。本発明はこのような知見に基づいて為さ
れたものである。
【0014】
【第1発明の他の態様】ここで、好適には、前記の厚膜
多層基板において、前記重なり比率の所定範囲の幅は、
50%以下とされているものである。このようにすれば、
重なり比率の所定範囲の幅すなわちばらつきが十分に小
さくされているため、一層内において同一シート抵抗値
の抵抗体の抵抗値変化率のばらつきが十分に小さくされ
て、他の厚膜層の焼成後のその抵抗体の抵抗値のばらつ
きを例えば十数%程度に小さくできる。なお、更に好適
には、上記重なり比率の所定範囲は一層小さいことが望
ましく、例えば、所定範囲を 0%に、すなわち重なり比
率を一定にすれば、抵抗値のばらつきを更に小さい例え
ば10%以下程度とすることが可能である。
【0015】また、好適には、前記の厚膜多層基板にお
いて、前記導体層は、前記重なり比率を前記所定範囲内
とするために設けられて回路を構成しない疑似導体配線
を含むものである。このようにすれば、所望の重なり比
率が得られるようにその上側に導体配線が位置しない抵
抗体が存在する回路パターンとなる場合にも、重なり比
率を所定範囲とするために導体配線や抵抗体の配置を回
路構成上要求される以上に複雑にする必要がないため、
回路設計の自由度が比較的高く保たれる。
【0016】
【課題を解決するための第2の手段】また、前記の目的
を達成するための第2発明の厚膜多層基板の製造方法の
要旨とするところは、セラミック基板上に所定の厚膜印
刷ペーストを印刷し焼成することを所定回数繰り返すこ
とにより、厚膜多層基板を製造する方法であって、(b)
複数の抵抗体を有する抵抗体層を形成する抵抗体層形成
工程と、(c) その抵抗体層上に絶縁層を形成する絶縁層
形成工程と、(d) 前記抵抗体層形成工程によって形成さ
れた前記抵抗体層に設けられた前記複数の抵抗体の有効
面積と、その有効面積のうち導体配線が直上に位置する
重なり部分の面積である重なり面積との比率である重な
り比率が、一層に形成される複数の抵抗体のうち同様な
シート抵抗値を有する抵抗体について所定範囲となるよ
うに配置された導体配線を有する導体層を前記絶縁層上
に形成する導体層形成工程とを、含むことにある。
【0017】
【第2発明の効果】このようにすれば、複数の抵抗体を
有する抵抗体層を形成する抵抗体層形成工程と、その抵
抗体層上に絶縁層を形成する絶縁層形成工程と、その抵
抗体層に設けられた抵抗体の有効面積とその有効面積の
うち導体配線が直上に位置する重なり部分の面積である
重なり面積との比率である重なり比率が、一層に形成さ
れる複数の抵抗体のうち同様なシート抵抗値を有する抵
抗体について所定範囲となるように配置された導体配線
を有する導体層を絶縁層上に形成する導体層形成工程と
を、含む工程により厚膜多層基板が製造される。そのた
め、厚膜多層基板を製造するに際して、内部に形成され
た抵抗体層の上に絶縁層等の各厚膜層が印刷されて焼成
される場合に、その内部に形成された抵抗体層の抵抗体
は、上記の重なり比率に応じて定められる変化率で抵抗
値を変化させられるが、このとき、同様なシート抵抗値
を有する複数の抵抗体は、重なり比率が所定範囲内とさ
れているため、一層に設けられている全ての抵抗体の変
化率の幅は、その所定範囲に応じた小さい値となる。
【0018】上記により、重なり比率を適宜設定するこ
とにより、内蔵される抵抗体の抵抗値変化率のばらつ
き、すなわち全厚膜層焼成後のその抵抗値のばらつきを
要求される公差に応じて小さくでき、その公差が比較的
厳しい場合にも対応し得る厚膜多層基板を製造すること
ができる。
【0019】
【第2発明の他の態様】ここで、好適には、前記の厚膜
多層基板の製造方法は、(e) 前記抵抗体層形成工程によ
り形成された抵抗体層の複数の抵抗体の抵抗値を、前記
重なり比率に基づいてトリミングして調節する抵抗値調
節工程を更に含むものである。このようにすれば、抵抗
体の抵抗値は重なり比率に基づいて調節されるが、全厚
膜層の焼成後の抵抗値変化率は重なり比率に関連して決
定されるものであることから、抵抗値調節工程において
は、トリミング後の変化を考慮した適切な抵抗値に調節
されることとなって、内蔵される抵抗体の抵抗値を所望
の値とすることができる。
【0020】また、好適には、前記抵抗値調節工程は、
前記抵抗体層形成工程によって形成された抵抗体層の複
数の抵抗体について予め求められた全厚膜層焼成後にお
ける抵抗値変化率と前記重なり比率との関係に基づい
て、その全厚膜層焼成後に所望の抵抗値が得られるよう
に抵抗値を調節するものである。このようにすれば、抵
抗値調節工程においては、抵抗値を変化させる重なり比
率以外の種々の要因を考慮した値に抵抗値が調節される
こととなって、内蔵される抵抗体の抵抗値を一層狭い公
差範囲内に制御することができる。なお、重なり比率が
考慮されていることにより、実質的に回路パターンの違
いによる抵抗値変化率の差が考慮されていることとなる
ため、種々の回路パターンにおける個々の抵抗体の抵抗
値変化率を個々の回路パターン毎に実験することなく、
適切に抵抗値変化率を考慮して抵抗値を調節できる。
【0021】
【発明の実施の形態】以下、本発明の一実施例を図面を
参照して説明する。
【0022】図1は、本発明の一実施例の厚膜多層基板
10の要部断面を示す図である。この厚膜多層基板10
は、例えばアルミナ基板12上に抵抗体、導体および絶
縁層を形成するための所定の厚膜印刷ペーストを、所定
の回路パターンで順次印刷し、所定の焼成温度で焼成す
ることを繰り返して、第1導体層14、抵抗体層16、
絶縁層18、第2導体層20、および保護層24を積層
形成したものである。
【0023】上記の第1導体層14は、例えば、Ag−Pt
或いはAg−Pd系導体から成る所定パターンの導体配線2
6を有するものであり、上記第1抵抗体層16内の複数
の抵抗体28を相互に接続すると共に、絶縁層18に設
けられたビアホール30を介して第2導体層20と接続
されている。また、第1抵抗体層16は、例えば、RuO2
系抵抗体から成る複数の抵抗体28を有するものであっ
て、個々の抵抗体28は、両端部が第1導体層14の導
体配線26に重なるように設けられている。そのため、
この抵抗体28の有効領域は、図2に示されるように導
体配線26と重なっていない図の斜線で示される面積S
1 の領域である。なお、図において、32は、抵抗体2
8の抵抗値を目標値に調節するためにレーザトリミング
によって形成された切り欠きである。また、第1抵抗体
層16は、第1導体層14の上に設けられているが、抵
抗体28は導体配線26と一部が重なるのみであること
から、抵抗体28のうち上記の有効領域はアルミナ基板
12上に直接設けられている。
【0024】また、前記の絶縁層18は、例えば、硼珪
酸鉛ガラス( PbO−B2O3−SiO2−RO;但し、RはCa等の
アルカリ土類金属)から成るものである。この絶縁層1
8は、第2導体層20との接着強度と絶縁信頼性とを十
分に高くするため、第1抵抗体層16等と同様な比較的
高い温度で焼成することが必要であると共に、導体配線
26や抵抗体28等を変化させないことが必要であるこ
とから、上記組成のガラスが用いられている。
【0025】また、前記第2導体層20は、それぞれ前
記第1導体層14と同様な材料から構成されるものであ
るが、第2導体層20の導体配線34は、前記ビアホー
ル30を塞ぐように設けられており、これにより、前述
のように第1導体層14と接続されている。
【0026】この第2導体層20の導体配線34は、前
記図2に示されるように、第1抵抗体層16の抵抗体2
8に、面積S1 とは反対向きの斜線で示される面積S2
の一部が絶縁層18を介して重なるように形成されてい
るが、抵抗体28の有効面積S1 とその重なり面積S2
との比である重なり比率dS(=S2 /S1 ×100 )%
は、全ての抵抗体28について、例えば、そのばらつき
範囲が50%程度(例えば、全ての抵抗体28の重なり比
率が50〜100 %の範囲の何れかの値)となるように、第
1抵抗体層16の抵抗体28の配置と第2導体層20の
導体配線34の配線パターン(例えば線幅や位置等)と
の関係が設定されている。なお、図2は、厚膜多層基板
10を上面から見た要部を示す図であるが、図において
は、絶縁層18および保護層24は省略されている。
【0027】また、前記保護層24は、例えば、硼珪酸
鉛ガラス( PbO−B2O3−SiO2)から成るものである。こ
の保護層24は、単に第2導体層20を覆うものに過ぎ
ないため、第1導体層14乃至第2導体層20に加えら
れる熱を可及的に低減する目的で、比較的低融点のもの
が用いられている。
【0028】以上のように構成された厚膜多層基板10
は、例えば、保護層24から露出させられた第2導体層
20の導体配線34の一部(パッド)上にIC、抵抗
体、コイルやコンデンサ等を実装することにより、ハイ
ブリッドICとして種々の電気機器に用いられるが、抵
抗体28が内蔵されていることから部品を実装できる面
積が比較的大きくされており、同様な数量の部品を実装
するために必要な厚膜多層基板10の面積を一層小さく
でき、延いては、ハイブリッドICの一層の小型化が可
能である。
【0029】以下、上記の厚膜多層基板10の製造方法
を製造工程を示す図3を参照して説明する。先ず、工程
1の基板作製工程において、例えば、アルミナ粒子等か
ら成る泥漿からドクターブレードキャスティング法等に
よって成形された薄板状成形体を所定の焼成温度で焼成
することにより、前記アルミナ基板12を作製する。次
いで、工程2の第1導体層形成工程において、Ag−Pt系
導体材料にガラスペーストと所定の溶剤等を添加して混
練することにより厚膜導体ペーストを調製して、所定の
導体パターンが得られるようにアルミナ基板12上に印
刷し、乾燥した後、例えば 850℃程度の所定の焼成温度
で焼成することにより、前記第1導体層14を形成す
る。なお、前記アルミナ基板12の焼成温度は、この第
1導体層形成工程における焼成温度よりも十分に高い温
度とされている。
【0030】次いで、工程3の抵抗体層形成工程におい
て、RuO2系抵抗体材料にガラスペーストと所定の溶剤等
を添加して作製した厚膜抵抗体ペーストを、前記第1導
体層14の上から所定のパターンで印刷し、乾燥した
後、例えば 850℃程度の所定の温度で焼成することによ
り、前記抵抗体層16を形成する。
【0031】続く工程4の抵抗値調節工程においては、
このようにして形成された第1抵抗体層16内の抵抗体
28の抵抗値を、例えば、レーザトリミングによって切
り欠き32を設けて調節する。このとき、抵抗体28の
抵抗値は、後述の工程6の第2導体層形成工程において
形成される導体配線34との重なり比率dSを考慮し
て、例えば、図4に示される重なり比率dSとトリミン
グ後の抵抗値に対する全厚膜層形成工程終了後おける抵
抗値変化率との相関関係に基づき、最終的に所望の抵抗
値が得られるように調節される。
【0032】すなわち、上記抵抗値調節工程の後にも絶
縁層18や第2導体層20等を形成するための焼成が実
施されて抵抗体28に熱が加えられることから、抵抗体
28の抵抗値は調節された値から変化することとなる。
この抵抗値変化率は上記図4に示されるように重なり比
率と相関関係を有することから、抵抗値調節工程におい
ては、その重なり比率から予測される変化率に応じた値
に抵抗値を調節するのである。なお、図4に示される相
関関係は、同一材料から成る抵抗体28について種々の
重なり比率が得られるように設定された回路パターンを
用いて実験的に求められたものである。したがって、抵
抗体28のシート抵抗値毎、すなわち抵抗体材料毎に異
なる傾向を示すことから、異なる材料から成る抵抗体2
8の抵抗値は、そのシート抵抗値に応じた図4と同様な
相関関係に基づいて調節されることとなる。
【0033】上記のように抵抗値を調節した後、工程5
の絶縁層形成工程において、硼珪酸鉛ガラスに所定の溶
剤等を添加したガラスペーストを、アルミナ基板12上
の全面に第1導体層14および第1抵抗体層16を覆っ
て印刷し、乾燥した後、例えば 850℃程度の所定の温度
で焼成することによって、前記絶縁層18が形成され
る。なお、上記ガラスペーストは、前記ビアホール30
が設けられている部分には印刷されない。
【0034】工程6の第2導体層形成工程においては、
第1導体層形成工程と同様な厚膜導体ペーストを用い
て、上記絶縁層18上に同様に第2導体層20が形成さ
れる。そして、工程7の保護層形成工程において、第2
導体層20上に硼珪酸鉛ガラスに所定の溶剤等を添加し
たガラスペーストを印刷し、乾燥して焼成することによ
り、前記の厚膜多層基板10が得られる。
【0035】下記の表1は、以上のように製造された厚
膜多層基板10の抵抗体層16に備えられている抵抗体
28、すなわち厚膜多層基板10に内蔵されている抵抗
体28のうち、同一シート抵抗値のものの抵抗値のばら
つきを、重なり比率のばらつきの幅を異なるものとした
場合について示すものである。下記表1から明らかなよ
うに、重なり比率のばらつきの幅が50%以下とされた本
実施例においては、その幅が何ら考慮されておらず、例
えば 100%となっている比較例(ばらつきの幅4600Ω)
に対して、内蔵抵抗体28の抵抗値のばらつきの幅が18
00〜3800Ω程度と十分に小さくされている。なお、下記
表1は比較的少ないサンプル数のデータであることか
ら、比較例においてもばらつきの幅は目標値に対して±
5 %程度に過ぎないが、少サンプル数でこれだけのばら
つきの幅がある場合には、量産時においては±20%以上
の幅でばらつきが生じることとなるため、従来は抵抗体
28を内蔵することができなかったのである。
【0036】
【表1】
【0037】しかも、上記表1から、重なり比率のばら
つき幅が小さい程抵抗体28のばらつき幅が小さくなる
ことが明らかである。したがって、本実施例によれば、
内蔵抵抗体28の抵抗値のばらつきを十分に小さくでき
て、比較的厳しい公差が要求されている場合にも十分に
対応し得る厚膜多層基板10が得られる。なお、上記の
表1においては、抵抗体28のうちの1つのシート抵抗
値のものの抵抗値変化を示したが、表に示さない他のシ
ート抵抗値の抵抗体28においても、シート抵抗値毎に
それぞれ重なり比率の幅が小さい程抵抗値変化率のばら
つきが小さくなる傾向が確認されている。
【0038】要するに、本実施例によれば、厚膜多層基
板10は、抵抗体層16に設けられた抵抗体28の有効
面積S1 と、その抵抗体28の有効面積S1 のうち導体
配線34が直上に位置する部分の面積である重なり面積
2 との比率である重なり比率dSが、一層に形成され
る複数の抵抗体28のうち同様なシート抵抗値を有する
複数の抵抗体28について所定範囲内とされて構成され
る。そのため、厚膜多層基板10を製造するに際して
は、複数の抵抗体28を有する抵抗体層16を形成する
抵抗体層形成工程に対応する工程3と、その抵抗体層1
6上に絶縁層18を形成する絶縁層形成工程に対応する
工程5と、その抵抗体層16に設けられた抵抗体28の
有効面積S1 とその有効面積S1 のうち導体配線34が
直上に位置する重なり部分の面積である重なり面積S2
との比率である重なり比率dSが、一層に形成される複
数の抵抗体28のうち同様なシート抵抗値を有する抵抗
体28について所定範囲となるように配置された導体配
線34を有する第2導体層20を絶縁層18上に形成す
る導体層形成工程に対応する工程6とを、含む工程によ
り厚膜多層基板10が製造される。
【0039】したがって、内部に形成された抵抗体層1
6の上に絶縁層18等の他の厚膜層が印刷・焼成される
場合に、その内部に形成された抵抗体層16の抵抗体2
8は、上記の重なり比率dSに応じて定められる変化率
で抵抗値を変化させられるが、このとき、同様なシート
抵抗値を有する複数の抵抗体28は、重なり比率dSが
所定範囲内とされているため、一層に設けられている全
ての抵抗体28の変化率の幅は、その所定範囲に応じた
小さい値となる。
【0040】上記により、重なり比率dSを適宜設定す
ることにより、内蔵される抵抗体28の抵抗値変化率の
ばらつき、すなわち他の全ての厚膜層焼成後のその抵抗
値のばらつきを要求される公差に応じて小さくでき、そ
の公差が比較的厳しい場合にも対応し得る厚膜多層基板
10を得ることができるのである。
【0041】しかも、本実施例においては、重なり比率
dSの所定範囲の幅は、50%以下とされていることか
ら、重なり比率dSのばらつきが十分に小さくされてい
るため、一層内において同一シート抵抗値の抵抗体28
の抵抗値変化率のばらつきが十分に小さくされて、他の
厚膜層の焼成後のその抵抗体28の抵抗値のばらつきを
例えば十数%程度に小さくできる。なお、抵抗値のばら
つきを一層小さくしたい場合には、重なり比率の幅を一
層小さくすれば良い。但し、重なり比率dSの幅を小さ
くする程、抵抗体28と導体配線34との相対位置が制
限されて、回路設計の自由度が低下するため、重なり比
率dSの幅は要求される抵抗値の公差が得られる範囲で
比較的大きい値に設定されることが回路設計上好まし
い。
【0042】また、本実施例によれば、厚膜多層基板1
0の製造方法は、抵抗体層形成工程に対応する工程3に
より形成された抵抗体層16の複数の抵抗体28の抵抗
値を、前記重なり比率dSに基づいてトリミングして調
節する抵抗値調節工程に対応する工程4を更に含むもの
である。このようにすれば、抵抗体28の抵抗値は重な
り比率dSに基づいて調節されるが、全厚膜層の焼成後
の抵抗値変化率は重なり比率dSに関連して決定される
ものであることから、抵抗値調節工程においては、トリ
ミング後の変化を考慮した適切な抵抗値に調節されるこ
ととなって、内蔵される抵抗体28の抵抗値を所望の値
とすることができる。
【0043】また、本実施例によれば、抵抗値調節工程
に対応する工程4は、抵抗体層形成工程に対応する工程
3によって形成された抵抗体層16の複数の抵抗体28
について予め求められた全厚膜層焼成後における抵抗値
変化率と前記重なり比率dSとの関係に基づいて、その
全厚膜層焼成後に所望の抵抗値が得られるように抵抗値
を調節するものである。このようにすれば、抵抗値調節
工程においては、抵抗値を変化させる重なり比率dS以
外の種々の要因を考慮した値に抵抗値が調節されること
となって、内蔵される抵抗体28の抵抗値を一層狭い公
差範囲内に制御することができる。なお、重なり比率d
Sが考慮されていることにより、実質的に回路パターン
の違いによる抵抗値変化率の差が考慮されていることと
なるため、種々の回路パターンにおける個々の抵抗体2
8の抵抗値変化率を個々の回路パターン毎に実験するこ
となく、適切に抵抗値変化率を考慮して抵抗値を調節で
きる。
【0044】以上、本発明の一実施例を図面を参照して
詳細に説明したが、本発明は、更に別の態様でも実施さ
れる。
【0045】例えば、前述の実施例においては、抵抗体
層16が内部に一層だけ設けられている厚膜多層基板1
0に本発明が適用された場合について説明したが、二層
以上の抵抗体層を内蔵する厚膜多層基板や、表面にも抵
抗体層を備えた厚膜多層基板にも本発明は同様に適用さ
れる。
【0046】また、実施例においては、抵抗体層16を
焼成して形成した後、全工程終了後に所望の値が得られ
るように抵抗体28の抵抗値をレーザトリミングによっ
て調節したが、抵抗値の調節は必ずしも行われなくとも
良い。例えば、厚膜印刷の精度や焼成時の再加熱による
抵抗値の変化を考慮しても、所望の公差範囲内の抵抗値
が得られる場合には、上記の調節すなわち工程4の抵抗
値調節工程は必要ではない。
【0047】また、導体配線26、抵抗体28、絶縁層
18等を形成するための厚膜印刷ペーストの組成や、各
厚膜印刷ペーストを焼き付けるための焼成温度等は、必
要とする特性等に応じて適宜変更される。
【0048】また、実施例においては、重なり比率dS
の範囲の幅は50%以下とされていたが、例えば公差が比
較的緩い場合には、更に大きい値となるように回路パタ
ーンが設定されていても良い。
【0049】また、実施例においては、表1に示される
ように重なり比率dSの範囲は、幅が20〜50%の場合に
は上限が 100%となるように、幅が10%の場合には範囲
が30〜40%となるように、幅が 0%の場合には重なり比
率dSが50%となるように、それぞれ設定されている場
合について説明したが、図4から明らかなように、幅が
同様であれば上限の値が異なる範囲に設定される場合で
も抵抗値変化率のばらつきの幅が同様となるため、上記
の幅を設定する場合の重なり比率dSの範囲は表1の範
囲には限られず、種々の範囲を設定することが可能であ
る。
【0050】また、抵抗値の公差から要求される重なり
比率dSのばらつきが得られるように、導体配線34と
抵抗体28とを配置することが、回路設計上困難である
場合には、例えば、第2導体層20に、回路を構成しな
い疑似導体配線(ダミー)を設けても良い。このように
すれば、上側に導体配線34が所定の重なり比率dSが
得られるように位置しない抵抗体28が存在する回路パ
ターンとなる場合にも、重なり比率dSを所定範囲とす
るために導体配線34や抵抗体28の配置を回路構成上
要求される以上に複雑にする必要がないため、回路設計
の自由度が比較的高く保たれる。
【0051】また、実施例においては、抵抗体層16の
抵抗体28の抵抗値調節は、その上に絶縁層18が設け
られる前に行っていたが、例えば、絶縁層18が設けら
れた後に、その絶縁層18と共に、或いはその絶縁層1
8を透過させてレーザトリミングして抵抗値を調節して
も良い。
【0052】その他、一々例示はしないが、本発明はそ
の趣旨を逸脱しない範囲で種々変更を加え得るものであ
る。
【図面の簡単な説明】
【図1】本発明の一実施例の厚膜多層基板の断面構造を
模式的に示す図である。
【図2】図1の厚膜多層基板の抵抗体と第2導体層の導
体配線との平面的な位置関係である重なり比率を説明す
るための図である。
【図3】図1の厚膜多層基板の製造工程図である。
【図4】図2に示される重なり比率と抵抗値変化率との
関係を示す図である。
【符号の説明】
10:厚膜多層基板 12:アルミナ基板(基板) 16:抵抗体層 18:絶縁層 20:第2導体層(導体層) 28:抵抗体 34:導体配線

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基板上に、複数の抵抗体を備
    えた抵抗体層と、該抵抗体層の上側に設けられた絶縁層
    と、導体配線を備えて該絶縁層の上側に設けられ該絶縁
    層によって該抵抗体層と絶縁された導体層とを含む複数
    の層が固着されて成る厚膜多層基板であって、 前記抵抗体層に設けられた抵抗体の有効面積と、該抵抗
    体の有効面積のうち前記導体層に設けられた導体配線が
    直上に位置する重なり部分の面積である重なり面積との
    比率である重なり比率が、一層に形成される複数の抵抗
    体のうち同様なシート抵抗値を有する複数の抵抗体につ
    いて所定範囲内とされていることを特徴とする厚膜多層
    基板。
  2. 【請求項2】 前記重なり比率の所定範囲の幅は、50%
    以下とされているものである請求項1の厚膜多層基板。
  3. 【請求項3】 前記導体層は、前記重なり比率を前記所
    定範囲内とするために設けられて回路を構成しない疑似
    導体配線を含むものである請求項1の厚膜多層基板。
  4. 【請求項4】 セラミック基板上に所定の厚膜印刷ペー
    ストを印刷し焼成することを所定回数繰り返すことによ
    り、厚膜多層基板を製造する方法であって、 複数の抵抗体を有する抵抗体層を形成する抵抗体層形成
    工程と、 該抵抗体層上に絶縁層を形成する絶縁層形成工程と、 前記抵抗体層形成工程によって形成された前記抵抗体層
    に設けられた前記複数の抵抗体の有効面積と、該有効面
    積のうち導体配線が直上に位置する重なり部分の面積で
    ある重なり面積との比率である重なり比率が、一層に形
    成される複数の抵抗体のうち同様なシート抵抗値を有す
    る抵抗体について所定範囲となるように配置された導体
    配線を有する導体層を前記絶縁層上に形成する導体層形
    成工程とを、含むことを特徴とする厚膜多層基板の製造
    方法。
  5. 【請求項5】 前記抵抗体層形成工程により形成された
    抵抗体層の複数の抵抗体の抵抗値を、前記重なり比率に
    基づいてトリミングして調節する抵抗値調節工程を更に
    含むものである請求項4の厚膜多層基板の製造方法。
  6. 【請求項6】 前記抵抗値調節工程は、前記抵抗体層形
    成工程によって形成された抵抗体層の複数の抵抗体につ
    いて予め求められた全厚膜層焼成後における抵抗値変化
    率と前記重なり比率との関係に基づいて、該全厚膜層焼
    成後に所望の抵抗値が得られるように抵抗値を調節する
    ものである請求項5の厚膜多層基板の製造方法。
JP7291419A 1995-11-09 1995-11-09 厚膜多層基板およびその製造方法 Pending JPH09135078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7291419A JPH09135078A (ja) 1995-11-09 1995-11-09 厚膜多層基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7291419A JPH09135078A (ja) 1995-11-09 1995-11-09 厚膜多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09135078A true JPH09135078A (ja) 1997-05-20

Family

ID=17768640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7291419A Pending JPH09135078A (ja) 1995-11-09 1995-11-09 厚膜多層基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09135078A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585203B1 (ko) * 2004-02-27 2006-06-01 대덕전자 주식회사 인쇄 회로 기판에 있어서 매립형 저항 제작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585203B1 (ko) * 2004-02-27 2006-06-01 대덕전자 주식회사 인쇄 회로 기판에 있어서 매립형 저항 제작 방법

Similar Documents

Publication Publication Date Title
JPH1154697A (ja) 混成集積回路用基板及びその製造方法
JP2004214573A (ja) セラミック多層基板の製造方法
JPH09135078A (ja) 厚膜多層基板およびその製造方法
JP3231370B2 (ja) 角形チップ抵抗器の製造方法
JP3111823B2 (ja) 回路検査端子付き角形チップ抵抗器
JP2001155902A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JPS6165464A (ja) 厚膜多層基板における膜抵抗体の製造方法
JPH0363237B2 (ja)
JP2766146B2 (ja) コンデンサ内蔵多層回路基板
JP2889422B2 (ja) チツプ型サーミスタ及びその製造方法
JPH0217957B2 (ja)
JPH0794308A (ja) 多層抵抗モジュール
JPS63261796A (ja) 多層ハイブリツドic基板の製造方法
JPS6165465A (ja) 厚膜多層基板における膜抵抗体の製造方法
JP3093602B2 (ja) セラミック回路基板の製造方法
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JP2000133506A (ja) 抵抗体付き配線基板の製造方法
JP2000332378A (ja) 配線基板の製造方法
JPH0677665A (ja) 多層回路基板及びその製法
JPH11233942A (ja) セラミック多層基板及びその製造方法
JPH0138924Y2 (ja)
JPH06334295A (ja) 抵抗内蔵多層厚膜回路の製造方法
JPH06232528A (ja) 混成集積回路基板及びその製法
JPS60223150A (ja) 多層回路基板の抵抗値調整方法
JPH03235397A (ja) 厚膜回路基板の製造方法