JPH0217957B2 - - Google Patents

Info

Publication number
JPH0217957B2
JPH0217957B2 JP62052892A JP5289287A JPH0217957B2 JP H0217957 B2 JPH0217957 B2 JP H0217957B2 JP 62052892 A JP62052892 A JP 62052892A JP 5289287 A JP5289287 A JP 5289287A JP H0217957 B2 JPH0217957 B2 JP H0217957B2
Authority
JP
Japan
Prior art keywords
ceramic
layer
ceramic substrate
conductor
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62052892A
Other languages
English (en)
Other versions
JPS63220598A (ja
Inventor
Yoshinori Shinohara
Shinichiro Inui
Masahiko Nakamura
Michio Hirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Mining and Cement Co Ltd
Original Assignee
Mitsubishi Mining and Cement Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Mining and Cement Co Ltd filed Critical Mitsubishi Mining and Cement Co Ltd
Priority to JP5289287A priority Critical patent/JPS63220598A/ja
Publication of JPS63220598A publication Critical patent/JPS63220598A/ja
Publication of JPH0217957B2 publication Critical patent/JPH0217957B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、混成集積回路用の高密度実装可能な
セラミツク多層配線基板に関する。更に、詳しく
は、スルーホール導体を含む回路パターンを有す
るセラミツク基板を多層に構成したセラミツク多
層配線基板に関する。
[従来の技術] 最近、電子機器の小型化に伴い、配線基板の小
型化高密度化が進んでいるために、多くの技法に
より多層配線基板が作製されている。
従来、多層配線基板は、グリーンシート積層
法、印刷積層法、厚膜多層法がある。グリーンシ
ート積層法及び印刷積層法は、セラミツクスの焼
成と導体の焼き付けを同時に行なうため、水素気
流中、1500℃〜1600℃で焼成される。このため、
導体は、高温に耐えるモリブテン或いはタングス
テンなどの比較的電気抵抗の高い導体を使用しな
ければならない。また、高温焼成のために、セラ
ミツクスの焼成収縮の程度が大きく、基板の寸法
精度がどうしても悪くなる。
厚膜多層法では、誘電体ペーストにより、絶縁
層を作成するが、層数が増えるにつれて表面の凹
凸が増すために、積層数に限界があり、亦、セラ
ミツク基板上に形成された抵抗体の抵抗値より
も、絶縁層の抵抗値の方が安定性に欠け、生産歩
どまりも悪い。
更に、上記の3つの方法では、セラミツク基板
各層に抵抗体を配置することが困難であり、抵抗
トリミングが不可能である。
また、焼成前のセラミツクグリーンシートに厚
膜ペーストを印刷、積層、熱圧着するグリーンシ
ート積層法では、焼成時のグリーンシートと金属
ペーストの収縮率の差に起因して、寸法精度が劣
り、亦反りが発生しやすく、更に、多層パターン
の高精度な位置合わせが困難である等の問題点が
あつた。
[発明が解決しようとする問題点] 本発明の目的は、以上の従来の多層基板作成法
の欠点を解消することである。即ち、本発明は、
寸法精度及び機械的強度にすぐれた、反りの少な
い多層パターンの位置合わせ精度のすぐれた厚膜
抵抗体が搭載可能なセラミツク多層配線基板及び
その製造方法を提供することを目的とする。ま
た、本発明は、厚膜法により回路形成したセラミ
ツク基板に精度よく抵抗トリミングした後、ガラ
スで接合し、各層間に空気層をなくした強固なセ
ラミツク多層配線基板を提供することを目的とす
る。また、本発明は、各層のセラミツク基板の間
に空隙を設けることなく、ガラス層をセラミツク
基板間に形成し、比較的に低温で溶着できる材料
により、セラミツク基板を多層化して重ね接合す
ることにより、基板の寸法精度のすぐれたセラミ
ツク多層配線基板を提供することを目的とする。
また、本発明は、各層のセラミツク基板に抵抗体
層を備えており、それらを抵抗トリミングして作
製した精度のよいセラミツク多層配線基板を提供
することを目的とする。
[発明の構成] [問題点を解決するための手段] 本発明は、焼結したセラミツク基板上に厚膜ス
クリーン印刷により、作製した抵抗パターン及び
導体パターンとスルーホール導体を含む回路パタ
ーンを有する焼結セラミツク基板を2層以上有
し、それらの各層のセラミツク基板の間を、ガラ
スを用いて接合するガラス層を有し、各々、該セ
ラミツク層と該ガラス層とが各層として形成され
ていることを特徴とするセラミツク多層配線基板
である。また、抵抗パターン、導体パターンは高
精度にトリミングされて作製された厚膜抵抗体、
導体であり、セラミツク基板層間に内蔵されてい
る構造にできる。亦、セラミツク基板は厚さ
100μm以下であることが好適である。また、本
発明の要旨とするものは、焼成したセラミツク基
板上に厚膜スクリーン印刷法により、抵抗パター
ン及び導体パターン並びにセラミツク基板内にス
ルーホール導体を形成し、そのように形成したセ
ラミツク基板を、ビアホールを有するガラス層を
介在させて積み重ね、熱処理し、多層セラミツク
基板を溶融接合することを特徴とするセラミツク
多層配線基板の製法である。
本発明のセラミツク多層配線基板の構造は、セ
ラミツク基板層、その上に所定パターンで配置さ
れた回路導体パターン、抵抗体パターンを有し、
その内部に貫通孔を形成し、その中に基体の表裏
を導通するために導体を有する。このようなセラ
ミツク基板を多層にガラス層を介在させて組立て
てガラスを溶融せしめ接合する。本発明では、焼
結後のセラミツク基板を用いるために、上記の回
路導体パターン、抵抗体パターン、介在ガラス
層、導通導体等を形成するためにペースト印刷後
に加熱処理するときにも、基板の収縮が生じな
い。従つて、あらかじめ収縮率を考慮に入れてパ
ターン設計する必要がなく、従来のグリーンシー
ト積層法に比較してパターン設計が容易であり、
また、ペースト焼成による基板の反りも生じるこ
とが少ない。更に、焼成は通常の酸化雰囲気で行
なうためにルテニウム系の特性のすぐれた厚膜抵
抗体が搭載可能である。
セラミツク基板を多層化するために、基板間の
導通を取るための導体をスクリーン印刷法により
形成し、基板間の接合層としてビアホールを持つ
ガラス層を印刷する。その後このようにしたセラ
ミツク基板を積層して焼成する。ガラス層はビア
ホールを除いた全面にわたり、空隙を設けずに印
刷されているために、セラミツク基板相互の接着
が良好に行なわれ、機械的強度が強い多層配線基
板が得られる。
更に、接合層としてガラスを用いたことにより
耐熱性にすぐれ、基板の気密封止性が良好にな
り、特性がよく、使用しやすい多層配線基板が得
られた。また、ガラス層は、すぐれた電気的絶縁
性をもつために、ガラス層を挾んで上下のセラミ
ツク基板に印刷された導体層は、良好な絶縁性を
保持することができる。更に、焼結後の基板を使
用しているために、多層のパターンの位置合わせ
のためのマージンを小さくとることができる(小
さくてもよい)。従つて、パターン間隔を小さく
した高密度の回路実装が可能である。また多層配
線基板としては、その総計厚さを抑えるために、
1つのセラミツク基板の厚さ100μm以下が好適
である。また、このような薄い基板を用いると、
スルーホールの表裏面の導通をとるための導体印
刷が容易になる。複数のセラミツク基板を積層す
る際に基板が薄く透光性になるために下層の基板
に印刷されたパターンに対して位置合わせが容易
にでき、高精度の位置合わせが可能である。更
に、積層時に個々の基板の反りを容易に補正で
き、平面性の高い多層配線基板が容易に作製でき
る。以上の理由から100μm以下の厚さのセラミ
ツク基板が好適であり、製造上からセラミツク基
板厚さの下限が約20μmとされる。
本発明のセラミツク多層配線基板は、多数のセ
ラミツク基板を、それらの表面をガラス層で接合
することにより重ね結合した構造である。従つ
て、本発明のセラミツク多層配線基板は、例え
ば、第1図の如き構造を持つものであり、3枚の
セラミツク基板1,1a,1b……を図示のごと
く重ね、その間に設けたガラス層2,2aによ
り、相互に接合せしめたものである。
各セラミツク基板1,1a,1b上には、所望
の抵抗体パターン層7,9及びそれを結ぶ導体パ
ターン層6があり、基板内に設けられた導通孔
(スルーホール)4中にスルーホール導体5を有
する。スルーホール導体5は基板の両表面の導体
層6などを導通している。抵抗体層7,9は、レ
ーザートリミングされ得、それにより、レーザー
トリミング溝8,10が形成されている。各セラ
ミツク基板の間は、前記のように接合ガラス層
2,2a……で接合されており、それらの接合ガ
ラス層には、上下の基板層に設けられた導体層5
などを導通するためにビアホール12内に導体1
3が設けられている。
本発明の多層セラミツク基板の製造方法を、次
に説明する。個々のセラミツク基板1等は、スル
ーホール導体5の詰められるべき、スルーホール
4を備えている。そのようなセラミツク基板の両
側面に導電性ペーストで導体パターン6などを形
成する。同時に、スルーホール4の中に導体が入
り、スルーホール導体5が作られる。更に、抵抗
体ペーストをそのセラミツク基板両表面に形成す
ることにより、抵抗体パターン層7,9を形成す
る。この抵抗体パターン層7,9をレーザートリ
ミングすることにより、トリミング溝8,10を
形成し、抵抗体の抵抗値を精確に制御し、精確な
抵抗体を得ることができる。
つぎに、ビアホール12の箇所を除き、低融点
ガラスペーストを、以上のようなセラミツク基板
上に、スクリーン印刷などで載置する。次に、ビ
アホール12に導体ペーストを入れ、導体部13
を形成する。或いは、最初に、ビアホール位置に
導体13を印刷し、次に、基板全体に低融点ガラ
スペーストを載置し、個々のセラミツク基板を重
ね、接着組立て、炉に入れ低温で焼成する。する
と、ガラス層が溶けて、各層を互いに接合せしめ
る。
本発明に用いられセラミツク基板は、浮游容量
を小さくできるために、誘電率は低い方がよい。
好適には、誘電率10以下の材料が望ましい。ま
た、セラミツク基板の厚さは、絶縁性が保持され
れば、小さい程よい。実用上、多数の層のセラミ
ツク基板を重ねて構成できるために、約100μm
以下が望ましい。また、現在、約20μmの厚さで
も、十分電気絶縁性が保てるセラミツク基板が製
造されている。
このような電気絶縁性のすぐれたセラミツク基
板を作るためには、金属アルコキシドを出発原料
として、ゾル−ゲル法により製造することが好適
である。特に、このようにして作られたアルミナ
基板が好適である。
用いるセラミツク基板の厚さは、上記のように
薄ければ薄いほど、多数の層を持つセラミツク基
板が作られ、又、その出来上がつたセラミツク多
層配線基板を、薄くすることができる。
また、上記の導体パターン、抵抗パターンなど
の回路パターンを作成する方法としては、印刷法
により、説明したが、その中で、特に、スクリー
ン印刷を用いた厚膜法が有用である。その他に、
ホトエツチング技術も利用でき、ホトエツチング
による薄膜作成法を用いることができる。また、
その両方の技法を用いることもできる。
導体パターン層形成に用いる材料としては、
金、銀、銅、白金、パラジウム、モリブデン、タ
ングステンなど導電性金属であり、そのペースト
をスクリーン印刷法などによりセラミツク基板表
面上に印刷し、導体パターン或いはスルーホール
導体とすることができる。
抵抗パターン層の形成に用いられ得る材料とし
ては、酸化ルテニウムなどの抵抗形成用のペース
トが使用できる。
ガラス層の作成法は、上記のようにスクリーン
印刷による厚膜作成法でよく、有効である。
セラミツク基板各層を互いに接合するためのガ
ラス層形成には、比較的に低温で溶融するガラ
ス、例えば、硼珪酸ガラス、結晶化ガラスなどを
使用できる。比較的低温の融点を有し、取り扱い
易いものがよい。この加熱処理のときに、回路パ
ターンを含むセラミツク基板に障害を与えないた
めになるべく低温で接合できる材料を使用する。
ガラス溶融接合のための処理温度は好適には500
℃〜600℃程度である。
実施例では、アルミナ基板を例として示した
が、セラミツク基板としては、他に、誘電率の低
い基板材料が好適であり、BaO−TiO2等の誘電
体基板、チタニア(TiO2)系の基板材料等を利
用できる。
本発明により得られる多層セラミツク基板は、
例えば、電子機器等に使用される混成集積回路用
の多層配線基板などに使用され得る。
次に、本発明のセラミツク多層配線基板につい
て実施例により説明するが、本発明は、次の実施
例のものに限定されるものではない。
[実施例] 100μmの厚さのアルミナ基板の両面に、銀−
パラジウム ペーストを用いて、スクリーン印刷
法により、導体回路(導体パターン層)6を作成
し、スルーホール4を通して両面の導体パターン
層を導通させるスルーホール導体5を形成する。
導体パターン層形成後、図示のように、酸化ルテ
ニウム系の抵抗ペーストを印刷することにより、
両面に抵抗パターン層7,9を形成し、抵抗パタ
ーン層7,9を、図示の溝8,10を形成するよ
うにレーザートリミングする。次に、更に、その
上に、オーバーコートガラス層14を印刷形成す
る。
このように作成された回路パターンを持つアル
ミナ基板に、基板回路パターン間の導通を必要と
する個所に前記導体ペーストを印刷し、ビアホー
ル導体部13を形成し、更に、低融点ガラスペー
ストでガラス層2を形成する。このようなセラミ
ツク基板を図示のように多層に(図では3層に)
接合できるように重ねて、リフロー炉に入れて加
熱処理すると、ガラス層2,2aは溶けて、基板
を互いに接合し、3つのアルミナ基板1,1a,
1bは、図示のような構成で互いに強固に結合さ
れ、図示の断面の本発明のセラミツク多層配線基
板が得られた。
[発明の効果] 本発明のセラミツク多層配線基板は、上記のよ
うな構成をとることにより、 第1に、焼成後の基板を用いることにより、即
ち、セラミツク材料の焼成収縮などによる基板寸
法精度の低下がなく、低温焼成で作られるために
比較的に高い精度の基板が可能で、寸法精度及び
多層パターンの位置合わせ精度にすぐれた高密度
の実装が可能なセラミツク多層配線基板が製造で
きること、 第2に、薄い焼成セラミツク基板を用いること
により、特に、厚さ100μm以下のセラミツク基
板を使用することにより、層数の多い薄いセラミ
ツク基板が、製造可能になつたこと、 第3に、セラミツク多層配線基板の表要のみな
らず層内にもトリミングされた高精度な厚膜抵抗
体が搭載可能になること、即ち、基板表面に抵抗
体パターンを形成し、それをレーザトリミングす
ることが可能で所望の回路特性を正確に得ること
できるセラミツク多層配線基板が可能になつたこ
と、 第4に、接合層としてガラスを用いたことによ
り耐熱性、機械的強度、気密封止性及び層間の絶
縁性にすぐれたセラミツク多層配線基板が製造可
能になつたこと、 などの技術的効果が得られた。
【図面の簡単な説明】
第1図は、本発明のセラミツク多層配線基板の
構成を示す断面図である。 [主要部分の符号の説明]、1,1a,1b…
…セラミツク基板、2,2a……ガラス層、4…
…スルーホール、5……スルーホール導体、6…
…導体層、7,9……抵抗層パターン、8,10
……レーザートリミング溝、12……ビアホー
ル、13……ビアホール導体層、14……オーバ
ーコート層。

Claims (1)

  1. 【特許請求の範囲】 1 焼成したセラミツク基板上に、厚膜スクリー
    ン印刷法により、抵抗パターン及び導体パターン
    並びに該セラミツク基板のスルーホール内にスル
    ーホール導体を形成し、そのように形成したセラ
    ミツク基板を、2層以上、各層の間をガラスを用
    いて、接合するように、ビアホールを有するガラ
    ス層を介在させて積み重ね、熱処理し、多層セラ
    ミツク基板を溶融接合することを特徴とするセラ
    ミツク多層配線基板の製法。 2 前記抵抗パターン、導体パターンは、各々、
    高精度にトリミングされて作製された厚膜抵抗
    体、導体であり、セラミツク基板の各層間に内蔵
    されていることを特徴とする特許請求の範囲第1
    項記載のセラミツク多層配線基板の製法。 3 前記セラミツク基板の各層は、厚さ100μm
    以下であることを特徴とする特許請求の範囲第1
    項記載のセラミツク多層配線基板の製法。
JP5289287A 1987-03-10 1987-03-10 セラミック多層配線基板の製法 Granted JPS63220598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5289287A JPS63220598A (ja) 1987-03-10 1987-03-10 セラミック多層配線基板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5289287A JPS63220598A (ja) 1987-03-10 1987-03-10 セラミック多層配線基板の製法

Publications (2)

Publication Number Publication Date
JPS63220598A JPS63220598A (ja) 1988-09-13
JPH0217957B2 true JPH0217957B2 (ja) 1990-04-24

Family

ID=12927514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5289287A Granted JPS63220598A (ja) 1987-03-10 1987-03-10 セラミック多層配線基板の製法

Country Status (1)

Country Link
JP (1) JPS63220598A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069307B2 (ja) * 1987-07-23 1994-02-02 松下電器産業株式会社 複合回路基板の製造方法
JP2615970B2 (ja) * 1989-02-10 1997-06-04 三菱マテリアル株式会社 内部に導体、抵抗体を配線したA▲l▼N多層基板の製造方法
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
KR101004843B1 (ko) 2008-09-05 2010-12-28 삼성전기주식회사 세라믹 다층 회로 기판 및 그의 제조 방법
KR102271665B1 (ko) * 2019-04-10 2021-07-01 주식회사 디아이티 층간 도전성 향상을 위한 다층 세라믹 기판 및 그의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS505374A (ja) * 1973-05-28 1975-01-21
JPS5419050A (en) * 1977-07-13 1979-02-13 Daihatsu Motor Co Ltd Mechanism of preventing miss shift of speed change operational device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS505374A (ja) * 1973-05-28 1975-01-21
JPS5419050A (en) * 1977-07-13 1979-02-13 Daihatsu Motor Co Ltd Mechanism of preventing miss shift of speed change operational device

Also Published As

Publication number Publication date
JPS63220598A (ja) 1988-09-13

Similar Documents

Publication Publication Date Title
US5370759A (en) Method for producing multilayered ceramic substrate
JPH0634451B2 (ja) 多層回路の製造方法
JPH0648666B2 (ja) 積層セラミックコンデンサ及びその製法
JP3003413B2 (ja) 多層セラミック基板の製造方法
JP3793547B2 (ja) 積層セラミック回路基板の製造方法
JPH0217957B2 (ja)
JPH10308584A (ja) セラミック多層基板およびその製造方法
JPH10135073A (ja) 複合セラミック電子部品およびその製造方法
JP2803414B2 (ja) 多層セラミック基板の製造方法
JP2766146B2 (ja) コンデンサ内蔵多層回路基板
JPH0521635A (ja) 多層基板
JP2555638B2 (ja) 多層セラミック基板の製造方法
JPH05327220A (ja) 多層セラミック基板の製造方法
JPH06326470A (ja) 多層セラミック基板の製造方法
JP3193592B2 (ja) セラミック多層基板及びその製造方法
JP3093602B2 (ja) セラミック回路基板の製造方法
JP2874685B2 (ja) 多層基板の製造方法
JPH0661649A (ja) 多層セラミック基板の製造方法
JPS635594A (ja) 多層セラミツク基板
JPH084053B2 (ja) 積層セラミックコンデンサ
JPH0677665A (ja) 多層回路基板及びその製法
JP2010232255A (ja) 多層配線基板の製造方法
JPH06232528A (ja) 混成集積回路基板及びその製法
JPH02253576A (ja) 角形チップジャンパー線の製造方法
JPS60183761A (ja) 厚膜多層回路基板