JPS635594A - 多層セラミツク基板 - Google Patents

多層セラミツク基板

Info

Publication number
JPS635594A
JPS635594A JP3653086A JP3653086A JPS635594A JP S635594 A JPS635594 A JP S635594A JP 3653086 A JP3653086 A JP 3653086A JP 3653086 A JP3653086 A JP 3653086A JP S635594 A JPS635594 A JP S635594A
Authority
JP
Japan
Prior art keywords
ceramic substrate
layer
multilayer ceramic
ceramic
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3653086A
Other languages
English (en)
Inventor
福田 恭彬
篠原 義典
直人 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Mining and Cement Co Ltd
Original Assignee
Mitsubishi Mining and Cement Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Mining and Cement Co Ltd filed Critical Mitsubishi Mining and Cement Co Ltd
Priority to JP3653086A priority Critical patent/JPS635594A/ja
Publication of JPS635594A publication Critical patent/JPS635594A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、混成集積回路用の多層セラミック基板に関す
る。更に、詳しくは、スルーホール導体を含む回路パタ
ーンを有するセラミック基板を多層に構成した多層セラ
ミック基板に関する。
[従来の技術] 最近、電子機器の小型化に伴い、配線基板の小型化高密
度化が進んでいるために、多くの技法により多層配線基
板が作製されている。
従来、多層配線基板は、グリーンシート積層法、印刷積
層法、厚膜多層法がある。グリーンシート積層法及び印
刷積層法は、セラミック焼成と導体の焼き付けを同時に
行なうため、水素気流中、1500℃〜1600℃で焼
成跡れる。このため、導体は、高温に耐えるモリブデン
或いはタングステンなどの比較的電気抵抗の高い導体を
使用しなければならない、また、高温焼成のために、セ
ラミックスの焼成収縮の程度が大きく、基板の寸法精度
がどうしても悪くなる。
厚膜多層法では、誘電体ペーストにより、絶縁層を作成
するが、絶縁層が薄いために、積層数に限界があり、亦
、セラミック基板上に形成された抵抗体の抵抗値よりも
、絶縁層の抵抗値の方が安定性に欠け、生産歩どまりも
悪い。
更に、上記の3つの方法では、セラミック基板各層に抵
抗体を配置することが困難であり、抵抗トリミングが不
可能である。
[発明が解決しようとする問題点コ 本発明の目的は1以上の従来の多届基板作成法の欠点を
解消することである。即ち2本発明は。
回路形成したセラミック基板に抵抗トリミングした後、
ハンダ、ガラス、厚膜ペースト、導電性接着剤のうち少
なくとも1つで接合し、各層間に空気層を少なくとも有
する多層セラミック基板を提供することを、目的とする
。また1本発明は、各層のセラミック基板の間に空隙を
設けることにより、浮遊容量を小きくできる多層セラミ
ック基板を提供することを目的とする。更に2本発明は
ハンダ、ガラス、厚膜ペースト、導電性接着剤などの比
較的に低温で溶着できる材料により、薄いセラミック基
板を多層に空隙をとりながら9重ね接合することにより
、基板の寸法精度のすぐれた多層セラミック基板を提供
することを目的とする。また1本発明は、各層のセラミ
ック基板に抵抗体層を備えており、それらを抵抗トリミ
ング可能な構造をとる多層セラミック基板を提供するこ
とを目的とする。
[問題点を解決するための手段] 本発明は、抵抗体パターン及び導体パターンとスルーホ
ール導体とを有する回路パターンを含む薄膜セラミック
基板を2層以上有し、それらの各層のセラミック基板の
間には、ハンダ、ガラス。
厚膜導体ペースト、導電性接着剤のうち少なくとも1つ
を月いた接合部を有し、また、各層のセラミック基板の
間には少なくとも空気層を有することを特徴とする多層
セラミック基板である。更に、前記の各セラミック基板
は、IF気絶縁性にすぐれた。*を率が10以下のセラ
ミックス材料であることが好適である。
本発明の多層セラミック基板は、多数のセラミック基板
を、それらの表面の一部でのみ接合することにより重ね
接合した構造である。従って。
本発明の多層セラミック基板は1例えば、第1図の如き
構造を持つものであり、3枚のセラミック基板1.1’
、1″を図示のごとく重ね、その間は接合部8.8’、
8”・・・・・により、各層間に空隙を開け、即ち、空
気層10を設けることにより、相互に接合せしめたもの
である。各セラミック基板1は、導体パターン層2とス
ルーホール導体5を有し、スルーホール導体5は基板の
両表面の導体層を導通している。各セラミック基板は、
更に、抵抗体パターン層3を有する。これらの抵抗体層
3は、抵抗レーザートリミングされf等、それにより、
レーザートリミング溝9が形成されている。
各セラミック基板の間は、前記のように接合部8・・・
・で接合きれており、それらの接合部以外は。
空隙である。即ち、空気層10が各基板の間に存在して
いる。
本発明の多層セラミック基板の製造方法を2次に説明す
る0個々のセラミック基板は、スルーホール導体5の詰
められるべき、スルーホールを備えている。そのような
セラミック基板の両側面に導電性ペーストで導体パター
ン2を形成する。同時に、スルーホールの中に導体が入
り、スルーホール導体5が作られる。更に、抵抗体ペー
ストをそのセラミック基板両表面に形成することにより
、抵抗体パターン層3を形成する。この抵抗体パターン
胤をレーザートリミングすることにより、抵抗値を精確
に制御でき、精確な抵抗体を得ることができる。つぎに
、ハンダ、ガラス、厚膜導体ペースト、導電性接着剤な
どの比較的低温で接合できる材料を、セラミック基板表
面上に、印刷などで所定の個所に載置し、そのようなセ
ラミック基板を多層に重ね組立てて、炉に入れ低温で儲
成する。すると、低温で溶ける上記の接合材料は、各層
を互いに接合せしめる。
本発明に用いられセラミック基板は、浮遊容量を小きく
できるために、誘電率は低い方がよい。
好適には、誘電率10以下の材料が望ましい、また、セ
ラミック基板の厚さは、絶縁性が保持されれば、小さい
程よい、実用上、多数の層のセラミック基板を重ねて構
成できるために、約150μm以下が望ましい、また、
現在、約30amの厚さでも、十分電気絶縁性が保てる
セラミック基板が製造きれている。
このような電気絶縁性のすぐれたセラミック基板を作る
ためには、金属アルコキシドを出発原料として、ゾル−
ゲル法により製造することが好適である。特に、このよ
うにして作られたアルミナ基板が好適である。
用いるセラミック基板の厚さは、上記のように薄ければ
薄いほど、多数の層を持つセラミック基板が作られ、又
、その出来上がったセラミック基板を、薄くすることが
できる。
また、上記の導体パターン、抵抗パターンなどの回路パ
ターンを作成する方法としては、印刷法により、説明し
たが、その中で、特に、スクリーン印刷を用いた厚膜法
が有用である。その他に。
ホトエツチング技術も利用でき、ホトエツチングによる
薄膜作成法を用いることができる。また。
その両方の技法を用いることもできる。
導体パターン着形成に用いる材料としては。
金、ffi、t!4.白金、パラジウム、モリブデン、
タングステンなど導電性金属であり、そのペーストをス
クリーン印刷法などによりセラミック基板表面上に印刷
し、導体パターン或いはスルーホール導体とすることが
できる。
抵抗パターン層の形成に用いられ得る材料としては、酸
化ルテニウムなどの抵抗形成用のペーストが使用できる
接合のための接合部パターンの作成法は、上記のように
スクリーン印刷による厚膜作成法が有効である。
セラミック基板各層を互いに接合する接合部形成には、
ハンダ、ガラス、厚膜導体ペースト、導電性接看剤など
を使用できる。比較的は温で接合できる物質で取り扱い
易いものがよい、この加熱処理のときに2回路パターン
含むセラミック基板に障害を与えないためになるべく低
温焼成がよく、好適には、900″C以下の焼成温度で
接合できる材料を使用する。ガラスによる接合は、電導
性の接合部が不要の個所に用いる。接合のための焼成温
度は好適には500℃〜600℃程度である。
実施例では、アルミナ基板を例として示したが、セラミ
yり基板としては、他に、誘電率の低い基板材料が好適
であり、 Bad−Tilt等の誘電体基板、チタニア
(Tilt)系の基板材料等を利用できる。  本発明
により得られる多層セラミック基板は1例えば、電子機
器等に使用される混成集積回路用の多層配線基板などに
使用きれ得る。
次に1本発明の多層セラミック基板について説明するが
1本発明は2次の実施例のものに限定されるものではな
い。
[実施例] 100μmの厚さのアルミナ基板の両面に、銀−パラジ
ウム ペーストを用いて、スクリーン印刷法により導体
回路2を作成し、スルーホール5を通して両面の導体パ
ターン層2を導通させる。
次に、酸化ルテニウム系の抵抗ペーストで、印刷するこ
とにより、抵抗パターン1!3を形成し、更に、その上
に、オーバーコートガラス層4を印刷形成する。その後
、抵抗パターン層3を1図示の溝9を形成するようにレ
ーザートリミングする。
このように作成きれた回路パターンを持つセラミ/り基
板に、基板間の接合を必要とする個所にハンダペースト
を印刷し、ハンダバンブ(これが加熱処理されて結局接
合部9となる)を形成する。このように所定個所にハン
ダバンブ(凸部)を有するセラミック基板を図示のよう
に多層に(図では3層に)接合できるように重ねて、リ
フロー炉に入れて加熱処理すると、ハンダバンブは溶け
て、基板を互いに接合し、接合部8.8’、8”を形成
し、3つのセラミック基板は1図示のような構成で互い
に接合きれ2図示の断面の本発明の多層セラミック基板
が得られた。
[発明の効果] 本発明の多層セラミック基板は、上記のような構成をと
ることにより、第1に、薄いセラミック基板を用いるこ
とにより1層数の多い薄いセラミ’lり基板が、可能に
なったこと、第2に、各基板間に空気溜を設けることに
より、浮遊容量を小きくできること、第3に、セラミッ
ク基板表面に抵抗体パターンを形成し、それをレーザト
リミングすることが可能で所望の回銘特性を正確に得る
ことできる多1セラミック基板が可能になったこと、第
4に、セラミック材料の焼成収縮などによる基板寸法精
度の低下がなく、低温焼成で作られるために比較的に高
い精度のセラミック基板が可能であること、第5に、比
較的に積層数の多くできる多層セラミック基板が得られ
たこと、第6に、誘電体ペーストの使用がないために、
比較的に電気的にも、生産性の面でも、安定性のよい多
層セラミック基板の製造が可能になったことなどの技術
的効果が得られた。
【図面の簡単な説明】
図は2本発明の多層セラミック基板の構成を示す断面図
である。 〔主要部分の符号の説明〕 1.1’、1−  、、、セラミック基板;290.導
体層; 300.抵抗層パターン; 491.オーバーコート1; 510.スルーホール導体層: 8.8’、8”191199.接合ハンダ部分;901
.レーザートリミング溝 特許出願人  三菱鉱業セメント株式会社代理人  弁
理士  倉 持  裕 特許庁長官 宇 賀 道 部 殿 1、事件の表示 昭和61年特特許第036530号2
、発明の名称 多層セラミック基板 3、補正をする者  事件との関係  出願人住所 東
京都千代田区丸の内−丁目5番1号三菱鉱業セメント株
式会社 代表者 ノ卦 林 久 明 4、代理人 〒102東京都千代田区−番町11の15、補正により
増加する発明の数     06、補正の対象 7、補正の内容 (1)明細書の第4頁第10行の1薄膜セラミツクヨを
[薄いセラミツクコに訂正する。 (2)明細書の第6頁第15行目の1低温で溶ける、を
[低温で接合できるコに訂正する。

Claims (2)

    【特許請求の範囲】
  1. (1)抵抗パターン及び導体パターンとスルーホール導
    体とを有する回路パターンを含む薄いセラミック基板を
    2層以上有し、それらの各層のセラミック基板の間には
    、ハンダ、ガラス、厚膜導体ペースト、導電性接着剤の
    うち少なくとも1つを用いた接合部を有し、また、各層
    のセラミック基板の間には少なくとも空気層を有するこ
    とを特徴とする多層セラミック基板。
  2. (2)前記の各セラミック基板材料は、電気絶縁性にす
    ぐれた、誘電率が10以下のセラミックス材料で作られ
    てあることを特徴とする特許請求の範囲第1項記載の多
    層セラミック基板。
JP3653086A 1986-02-22 1986-02-22 多層セラミツク基板 Pending JPS635594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3653086A JPS635594A (ja) 1986-02-22 1986-02-22 多層セラミツク基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3653086A JPS635594A (ja) 1986-02-22 1986-02-22 多層セラミツク基板

Publications (1)

Publication Number Publication Date
JPS635594A true JPS635594A (ja) 1988-01-11

Family

ID=12472345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3653086A Pending JPS635594A (ja) 1986-02-22 1986-02-22 多層セラミツク基板

Country Status (1)

Country Link
JP (1) JPS635594A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283995A (ja) * 1988-09-21 1990-03-26 Hitachi Ltd セラミツク多層回路基板及びその用途

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758397A (en) * 1980-09-24 1982-04-08 Fujitsu Ltd Method of producing multilayer ceramic board
JPS62117395A (ja) * 1985-11-18 1987-05-28 富士通株式会社 多層プリント配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758397A (en) * 1980-09-24 1982-04-08 Fujitsu Ltd Method of producing multilayer ceramic board
JPS62117395A (ja) * 1985-11-18 1987-05-28 富士通株式会社 多層プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283995A (ja) * 1988-09-21 1990-03-26 Hitachi Ltd セラミツク多層回路基板及びその用途

Similar Documents

Publication Publication Date Title
JPH0213958B2 (ja)
JPS635594A (ja) 多層セラミツク基板
JP3126382B2 (ja) 回路の製造方法
JPS63220598A (ja) セラミック多層配線基板の製法
JPS62196811A (ja) コンデンサ内蔵型セラミツク基板
JP2885477B2 (ja) 多層配線基板及びその製造方法
JP2006140513A (ja) セラミック多層基板の製造方法
JP2000188475A (ja) セラミック多層基板の製造方法
JPS60117796A (ja) 多層配線基板及びその製造方法
JPS63261796A (ja) 多層ハイブリツドic基板の製造方法
JPH069307B2 (ja) 複合回路基板の製造方法
JPS6347248B2 (ja)
JPH01289201A (ja) チップ抵抗器とその製造方法
JPH0636601Y2 (ja) 回路基板
JPH06232528A (ja) 混成集積回路基板及びその製法
JPH084053B2 (ja) 積層セラミックコンデンサ
JP2595612B2 (ja) 耐熱性絶縁構造の形成方法
JP2839308B2 (ja) 多層配線基板
JPS6381894A (ja) セラミツクス回路基板の製造方法
JPS5969995A (ja) テフロン基材を用いた多層プリント板の製造方法
JPH0821780B2 (ja) 積層複合セラミック基板およびその製造方法
JPS6122692A (ja) 多層配線基板およびその製造方法
JPH0677665A (ja) 多層回路基板及びその製法
JPS60171793A (ja) 多層配線基板の製造方法
JPS6047496A (ja) セラミツク基板