JPS63220598A - セラミック多層配線基板の製法 - Google Patents
セラミック多層配線基板の製法Info
- Publication number
- JPS63220598A JPS63220598A JP5289287A JP5289287A JPS63220598A JP S63220598 A JPS63220598 A JP S63220598A JP 5289287 A JP5289287 A JP 5289287A JP 5289287 A JP5289287 A JP 5289287A JP S63220598 A JPS63220598 A JP S63220598A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- ceramic substrate
- layer
- conductor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 77
- 239000004020 conductor Substances 0.000 claims description 47
- 239000011521 glass Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 28
- 238000007650 screen-printing Methods 0.000 claims description 10
- 238000009966 trimming Methods 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 66
- 239000010408 film Substances 0.000 description 12
- 238000010304 firing Methods 0.000 description 9
- 238000003475 lamination Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000007639 printing Methods 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005065 mining Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 241001576023 Chikunia Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 241000860832 Yoda Species 0.000 description 1
- 150000004703 alkoxides Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000156 glass melt Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は、混成集積回路用の高密度実装可能なセラミッ
ク多層配線基板に関する。更に、詳しくは、スルーホー
ル導体を含む回路パターンを有するセラミック基板を多
層に構成したセラミック多層配線基板に関する。 ［従来の技術］ 最近、電ｒ機器の小型化に伴い、配線基板の小型化高密
度化が進んでいるために、多くの技法により多層配線基
板が作製されている。 従来、多層配線ノ、（板は、グリーンシート積層法、印
刷積層法、厚膜多層法かある。グリーンシート積層法及
び印刷積層法は、１′！シミ・ノクスの焼成と導体の焼
き付（−）を同時に行なうため、水素気流中、１５００
°Ｃ〜１６００℃で焼成される。、−のため、導体は、
高温に耐λるＰリブデン或いはクングスデンなどの北較
的電気抵抗の高い導体を使用しなりれ番」ならない。ま
た、高温焼成のために、 （＝シミソクスの焼成収縮の
程度が大きく、基板の・１゛法精がどうしても悪くなる
。 厚膜多層法では、誘電体ペーストにより、絶縁層を作成
す゛るが１層数が増え−るにつれて表面の凹凸が増すた
めに、積層数に限界があり、亦、トシミックノ１（板上
に形成された抵抗体の抵抗値よりも、絶縁層の抵抗値の
力″が安定性に欠け、生産水とｌトリも悪い。 更に、ｌ−記の３つの１ｊ法では、セラミ・／り基板各
層に抵抗体を配置４−るＪ−とが困難であり、抵抗ト・
リミングが不可能である。 また、焼成前のセラミックグリーンシートに厚膜ペース
トを印刷、積層、熱圧着するグリーンシート積層法では
、焼成時のグリーンシートと金属ペーストの収縮率の差
に起因しで１寸法精度が劣り、亦反りが発生しやすく、
更に、多層パク−ンの高精度な位置合わせが困難である
等の問題点があった。 ［発明が解決しようとする問題点］ 本発明の［目的は、以−１−の従来の多層基板作成法の
欠点を解消することである。即し１本発明は。 ・ｊ″法精度及び機械的強度にすぐれた９反りの少ない
多層パターンの位置合わけ精度のすぐれた厚膜抵抗体が
搭載ｊＩ丁能なセラミック多層配線基板及びその製造方
法を提供Ｖることを目的とする。また２本発明は、厚膜
法により回路形成したセラミック基板に精度よく抵抗ト
リミングした後、ガラスで接合し、各層間に空気層をな
くした強固な一（・−シミ／り多層配線）Ａ板を提供−
４ることを［１的とする。また２本発明は、各層の（て
ラミノクノ、（板の間に空隙を設ける、−となく、ガラ
ス層をＩ！ラミンク基板間に形成し、比較的に低温で溶
着できる材料により、セラミック基板を多層化して重ね
接合４ることにより、基板の＼１゛法精度のすぐれたＩ
・シミツク多層配線基板を提供することをＩＩ的とする
。ま７３−７本発明は、各層の
ク多層配線基板に関する。更に、詳しくは、スルーホー
ル導体を含む回路パターンを有するセラミック基板を多
層に構成したセラミック多層配線基板に関する。 ［従来の技術］ 最近、電ｒ機器の小型化に伴い、配線基板の小型化高密
度化が進んでいるために、多くの技法により多層配線基
板が作製されている。 従来、多層配線ノ、（板は、グリーンシート積層法、印
刷積層法、厚膜多層法かある。グリーンシート積層法及
び印刷積層法は、１′！シミ・ノクスの焼成と導体の焼
き付（−）を同時に行なうため、水素気流中、１５００
°Ｃ〜１６００℃で焼成される。、−のため、導体は、
高温に耐λるＰリブデン或いはクングスデンなどの北較
的電気抵抗の高い導体を使用しなりれ番」ならない。ま
た、高温焼成のために、 （＝シミソクスの焼成収縮の
程度が大きく、基板の・１゛法精がどうしても悪くなる
。 厚膜多層法では、誘電体ペーストにより、絶縁層を作成
す゛るが１層数が増え−るにつれて表面の凹凸が増すた
めに、積層数に限界があり、亦、トシミックノ１（板上
に形成された抵抗体の抵抗値よりも、絶縁層の抵抗値の
力″が安定性に欠け、生産水とｌトリも悪い。 更に、ｌ−記の３つの１ｊ法では、セラミ・／り基板各
層に抵抗体を配置４−るＪ−とが困難であり、抵抗ト・
リミングが不可能である。 また、焼成前のセラミックグリーンシートに厚膜ペース
トを印刷、積層、熱圧着するグリーンシート積層法では
、焼成時のグリーンシートと金属ペーストの収縮率の差
に起因しで１寸法精度が劣り、亦反りが発生しやすく、
更に、多層パク−ンの高精度な位置合わせが困難である
等の問題点があった。 ［発明が解決しようとする問題点］ 本発明の［目的は、以−１−の従来の多層基板作成法の
欠点を解消することである。即し１本発明は。 ・ｊ″法精度及び機械的強度にすぐれた９反りの少ない
多層パターンの位置合わけ精度のすぐれた厚膜抵抗体が
搭載ｊＩ丁能なセラミック多層配線基板及びその製造方
法を提供Ｖることを目的とする。また２本発明は、厚膜
法により回路形成したセラミック基板に精度よく抵抗ト
リミングした後、ガラスで接合し、各層間に空気層をな
くした強固な一（・−シミ／り多層配線）Ａ板を提供−
４ることを［１的とする。また２本発明は、各層の（て
ラミノクノ、（板の間に空隙を設ける、−となく、ガラ
ス層をＩ！ラミンク基板間に形成し、比較的に低温で溶
着できる材料により、セラミック基板を多層化して重ね
接合４ることにより、基板の＼１゛法精度のすぐれたＩ
・シミツク多層配線基板を提供することをＩＩ的とする
。ま７３−７本発明は、各層の
【！シミツク基板に抵抗
体層を備えており、それらを抵抗トリミングし℃作製し
た精度のよいセラミック多層配線基板を提供することを
ＩＩ的とする。 ［発明の構成］ ［問題点を解決Ｊ−るための手段］ 本発明は、焼結したトラミック基板上に厚膜スクリーン
印刷により１作製した抵抗パターン及び導体パターンと
スルーホール導体を含む回路パターンを有４−る焼結−
■・シミツク基板を２層以上有し、それらの各層のセラ
ミンク基板の間を、ガラスを用いて接合するガラス層を
有し、各々、該セラミ・／り層と該ガラス層とが各層と
して形成され−（いることを特徴とり−るセラミック多
層配線基板である。よた、抵抗バクーン、導体パターン
は高精度にトリミングされて作製された厚膜抵抗体。 導体であり、セラミック基板層間に内蔵されている構造
にできる。亦、セラミック基板層は厚さ１００μｍ以下
であることが好適である。また１本発明の要旨とＶるも
のは、焼成したセラミック基板トに厚膜スクリーン印刷
法により、抵抗パターン及び導体パターン並びにセラミ
ック基板内にスルーボール導体を形成し、そのように形
成したセラミック基板を、ピアホールを有するガラス層
を介在さけて積み重ね、熱処理し、多層セラミック基板
を溶融接合することを特徴とするセラミック多層配線基
板の製法である。 本発明のセラミンク多層配線基板の構造は、セラミック
基板層、その」二に所定パターンで配置された回路導体
パターン、抵抗体パターンを有し。 その内部に貫通孔を形成し、その中に基板の表裏を導通
ずるために導体を有する。このようなセラミンク基板を
多層にガラス層を介在さけで組−γ（てガラスを溶融せ
しめ接合゛４る。本発明では、焼結後の【・ラミック基
板を用いるために、上記の回路導体パターン、抵抗体パ
ターン、介在ガラス層、導通導体等を形成４−るために
ペースト印刷後に加熱処理するときにも、基板の収縮が
生じない。従って、あらかしめ収縮率を考府にいれてパ
ターン間隔する必要がなく、従来のグリーンシート積層
法に比較してパターン設Ｊ１が容易であり。 また、ペースト焼成による）、（板の反りも生しること
が少ない。更に、焼成は通常の酸化雰囲気で行なうため
にルーｉ゛−ウノ、系の特性の−１ぐれた厚膜抵抗体が
搭載０ｆ能である。 セラミック基板を多層化するために、基板間の導通を取
るための導体をスクリーン印刷法により形成し、基板間
の接合層としてピアホールを持つガラス層を印刷する。 その後このようにした一トラミック基板を積層して焼成
する。ガラス層はビアポールを除いた全面にわたり、空
隙を設けずに印刷されているために、 ｉ＝ラミ・／り
基板相互の接着が良好に行なわれ９機械的強度が強い多
層配線基板が得られる。 更に、接合層としてガラスを用いたことにより耐熱性に
すぐれ、基板の気密封止性が良好になり、特性がよく、
使用しやすい多層配線基板が得られた。また、ガラス層
は、すぐれた電気的絶縁性をもつために、ガラス層を挾
んで上下の（てラミック基板に印刷された導体層は、良
好な絶縁性を保持することができる。更に、焼結後の基
板を使用しているために、多層のパターンの位置合わせ
のためのマージンを小さくとることができる（小さくて
もよい）。従って、パターン間隔を小さくした高密度の
回路実装が可能である。゛よだ多層配線基板としては、
その総計厚さを抑え、るために、１つの−（・ラミック
基板の厚き１００μｍ以下が好適である。また、このよ
うな薄い基板を用いると、スルーホールの表裏面の導通
をとるだめの導体印刷が容易になる。複数のセラミック
基板を積層する際に基板が薄く透光性になるために下層
の基板に印刷されたパターンに対して位置合わ七が容易
にでき＋ ？：’」精度の位置合わｌ−が可能Ｃある。 更に、積層時に個々の基板の反りを容易に補正で訴、平
面性の高い多層配線基板が容易に作製できる。以１−の
理由から１００μｍ以ドの厚さのセラミック基板が好適
であり、製造−１−からセラミック基板厚さの下限が約
２０μｍとされる。 本発明のセラミック多層配線基板は、多数の一トラミッ
ク基板を、それらの表面をガラス層で接合することによ
り重ね接合した構造である。従って７本発明のセラミッ
ク多層配線基板は９例えば、第１図の如き構造を持つも
のであり、３枚のセラミック基板１．１ａ、ｌｂ・・・
・を図示のごとく重ね、その間に設けたガラス層２，２
ａにより、相互に接合せしめたものである。 各セラミック基板１．ｌａ、ｌｂ上には、所望の抵抗体
パターン層７．９及びそれを結ぶ導体パターンＭｊ′１
６があり、基板内に設けられた導通孔（スルーホール）
４中にスルーボール導体５を有４−る。スルーボール導
体５は基板の両表面の導体層６などを導通している。抵
抗体層７，９は、レーザートリミングされ得、それによ
り、レーザートリミング溝８，１０が形成されている。 各セラミック基板の間は、前記のように接合ガラス層２
．２ａ・・・で接合されており、それらの接合ガラス層
には、上下の基板層に設置−Ｊられた導体層５などを導
通するためにピアホール１２内に導体１３が設けられて
いる。 本発明の多層セラミック基板の製造方法を１次に説明す
る。個々のセラミック基板１等は、スルーホール導体５
の詰められるべき、スルーホール４を備えている。その
ようなセラミック基板の両側面に導電性ペーストで導体
パターン６などを形成する。同時に、スルーホール４の
中に導体が入り、スルーホール導体５が作られる。更に
、抵抗体ペーストをそのセラミック基板両表面に形成す
ることにより、抵抗体パターン層７．９を形成Ｖる。こ
の抵抗体パターン層７，９をレーザー）・リミングする
ことにより、トリミング溝８．】０を形成し、抵抗体の
抵抗値を精確に制御し、精確な抵抗体を得ることができ
る。 つぎに、ビアホール１２の箇所を除き、低融点ガラスペ
ーストを１以上のようなセラミック基板上に、スクリー
ン印刷などで載置する。次に、ピアホール１２に導体ペ
ーストを入れ、導体部１３を形成する。或いは、最初に
、ピアホール位置に導体１３を印刷し９次に、基板全体
に低融点ガラスペーストを載置し１個々のセラミック基
板を重ね、接着組立て、炉に入れ低温で焼成する。する
と、ガラス層が溶けて、各層を互いに接合せしめる。 本発明に用いられセラミック基板は、浮遊容量を小さく
できるために、誘電率は低い方がよい。 好適には、誘電率１０以下の材料が望ましい。また、セ
ラミック基板の厚さは、絶縁性が保持されれば、小さい
程よい。実用上、多数の層のセラミック基板を重ねて構
成できるために、約１００μｍ以下が望ましい。また、
現在、約２０μｍの厚さでも、十分電気絶縁性が保てる
セラミック基板が製造されている。 このような電気絶縁性のすぐれたセラミック基板を作る
ためには、金属アルコキシドを出発原料として、ゾル−
ゲル法により製造することが好適である。特に、このよ
うにして作られたアルミナ基板が好適である。 用いるセラミック基板の厚さは、上記のように薄ければ
薄いほど、多数の層を持つセラミック基板が作られ、又
、その出来」＝がったセラミック多層配線基板を、薄く
することができる。 また、上記の導体パターン、抵抗パターンなどの回路パ
ターンを作成する方法としては、印刷法により、説明し
たが、その中で、特に、スクリーン印刷を用いた厚膜法
が有用である。その他に。 ホトエツチング技術も利用でき、ホトエツチングによる
薄膜作成法を用いることができる。また。 その両方の技法を用いることもできる。 導体パターン層形成に用いる材料としては。 金、銀、銅、白金、パラジウム、モリブデン、タングス
テンなど導電性金属であり、そのペーストをスクリーン
印刷法などによりセラミック基板表面にに印刷し、導体
パターン或いはスルーホール導体とすることができる。 抵抗パターン層の形成に用いられ得る材料としては、酸
化ルデニウムなどの抵抗形成用のペーストが使用できる
。 ガラス層の作成法は、上記のようにスクリーン印刷によ
る厚膜作成法でよく、有効である。 セラミック基板各層を互いに接合するためのガラス層形
成には、比較的に低温で溶融するガラス、例えば、硼珪
酸ガラス、結晶化ガラスなどを使用できる。比較的低温
の融点を有し、取り扱い易いものがよい。この加熱処理
のときに１回路パターンを含むセラミック基板に障害を
与λ、ないためになるべく低温で接合できる材料を使用
する。 ガラス溶融接合のための処理温度は好適には５００℃〜
６００℃程度である。 実施例では、アルミナ基板を例として示したが、セラミ
ック基板としては、他に、誘電率の低い基板材料が好適
であり、 １３ａｏ Ｔｉ１ｔ等の誘電体基板、チクニ
ア（ＴｉＯｔ）系の基板材料等を利用できる。 本発明により得られる多層セラミック基板は。 例えば、電子機器等に使用される混成集積回路用の多層
配線基板などに使用され得る。 次に９本発明のセラミック多層配線基板について実施例
により説明するが９本発明は１次の実施例のものに限定
されるものではない。 ［実施例］ １００μｍの厚さのアルミナ基板の両面に、銀−パラジ
ウム ペーストを用いて、スクリーン印刷法により、導
体回路（導体パターン層）６を作成し、スルーホール４
を通して両面の導体パターン層を導通させるスルーホー
ル導体５を形成する。導体パターン層形成後９閃示のよ
うに、酸化ルテニウム系の抵抗ペーストを印刷すること
により２両面に抵抗パターン層７，９を形成し、抵抗パ
ターン層７，９を９図示の溝８，１０を形成するように
レーザートリミングする。次に、更に。 その上に、オーバーコートガラス層１４を印刷形成する
。 このように作成された回路パターンを持一つアルミナ基
板に、基板回路パターン間の導通を必要とする個所に前
記導体ペーストを印刷し、ピアホール導体部１３を形成
し、更に、低融点ガラスペーストでガラス層２を形成す
る。このようなセラミック基板を図示のように多層に（
図では３層に）接合できるように重ねて、リソロー炉に
入れて加熱処理すると、ガラス層２，２ａは溶けて、基
板を互いに接合し、３つのアルミナ基板１．ｌａ。 １ｂは１図示のような構成で互いに強固に結合され７図
示の断面の本発明のセラミック多層配線基板が得られた
。 ［発明の効果］ 本発明のセラミック多層配線基板は、Ｆ記のような構成
をとることにより。 第１に、焼成後の基板を用いることにより、即ち、セラ
ミック材料の焼成収縮などによる基板寸法精度の低下が
なく、低温焼成で作られるために比較的に高い精度の基
板が可能で２寸法精度及び多層パターンの位置合わせ精
度にすぐれた高密度の実装が可能なセラミック多層配線
基板が製造できること。 第２に、薄い焼成セラミック基板を用いることにより、
特に、厚さ１００μｍ以下のセラミック基板を使用する
ことにより１層数の多い薄いセラミック基板が、製造可
能になったこと。 第３に、セラミック多層配線基板の表面のみならず層内
にもトリミングされた高精度な厚膜抵抗体が搭載可能に
なること、即ち、基板表面に抵抗体パターンを形成し、
それをレーザトリミングすることが可能で所望の回路特
性を正確に得ることできるセラミック多層配線基板が可
能になったこと。 第４に、接合層としてガラスを用いたことにより耐熱性
１機械的強度、気密封止性及び居間の絶縁性にすぐれた
セラミック多層配線基板が製造可能になったこと。 などの技術的効果が得られた。
体層を備えており、それらを抵抗トリミングし℃作製し
た精度のよいセラミック多層配線基板を提供することを
ＩＩ的とする。 ［発明の構成］ ［問題点を解決Ｊ−るための手段］ 本発明は、焼結したトラミック基板上に厚膜スクリーン
印刷により１作製した抵抗パターン及び導体パターンと
スルーホール導体を含む回路パターンを有４−る焼結−
■・シミツク基板を２層以上有し、それらの各層のセラ
ミンク基板の間を、ガラスを用いて接合するガラス層を
有し、各々、該セラミ・／り層と該ガラス層とが各層と
して形成され−（いることを特徴とり−るセラミック多
層配線基板である。よた、抵抗バクーン、導体パターン
は高精度にトリミングされて作製された厚膜抵抗体。 導体であり、セラミック基板層間に内蔵されている構造
にできる。亦、セラミック基板層は厚さ１００μｍ以下
であることが好適である。また１本発明の要旨とＶるも
のは、焼成したセラミック基板トに厚膜スクリーン印刷
法により、抵抗パターン及び導体パターン並びにセラミ
ック基板内にスルーボール導体を形成し、そのように形
成したセラミック基板を、ピアホールを有するガラス層
を介在さけて積み重ね、熱処理し、多層セラミック基板
を溶融接合することを特徴とするセラミック多層配線基
板の製法である。 本発明のセラミンク多層配線基板の構造は、セラミック
基板層、その」二に所定パターンで配置された回路導体
パターン、抵抗体パターンを有し。 その内部に貫通孔を形成し、その中に基板の表裏を導通
ずるために導体を有する。このようなセラミンク基板を
多層にガラス層を介在さけで組−γ（てガラスを溶融せ
しめ接合゛４る。本発明では、焼結後の【・ラミック基
板を用いるために、上記の回路導体パターン、抵抗体パ
ターン、介在ガラス層、導通導体等を形成４−るために
ペースト印刷後に加熱処理するときにも、基板の収縮が
生じない。従って、あらかしめ収縮率を考府にいれてパ
ターン間隔する必要がなく、従来のグリーンシート積層
法に比較してパターン設Ｊ１が容易であり。 また、ペースト焼成による）、（板の反りも生しること
が少ない。更に、焼成は通常の酸化雰囲気で行なうため
にルーｉ゛−ウノ、系の特性の−１ぐれた厚膜抵抗体が
搭載０ｆ能である。 セラミック基板を多層化するために、基板間の導通を取
るための導体をスクリーン印刷法により形成し、基板間
の接合層としてピアホールを持つガラス層を印刷する。 その後このようにした一トラミック基板を積層して焼成
する。ガラス層はビアポールを除いた全面にわたり、空
隙を設けずに印刷されているために、 ｉ＝ラミ・／り
基板相互の接着が良好に行なわれ９機械的強度が強い多
層配線基板が得られる。 更に、接合層としてガラスを用いたことにより耐熱性に
すぐれ、基板の気密封止性が良好になり、特性がよく、
使用しやすい多層配線基板が得られた。また、ガラス層
は、すぐれた電気的絶縁性をもつために、ガラス層を挾
んで上下の（てラミック基板に印刷された導体層は、良
好な絶縁性を保持することができる。更に、焼結後の基
板を使用しているために、多層のパターンの位置合わせ
のためのマージンを小さくとることができる（小さくて
もよい）。従って、パターン間隔を小さくした高密度の
回路実装が可能である。゛よだ多層配線基板としては、
その総計厚さを抑え、るために、１つの−（・ラミック
基板の厚き１００μｍ以下が好適である。また、このよ
うな薄い基板を用いると、スルーホールの表裏面の導通
をとるだめの導体印刷が容易になる。複数のセラミック
基板を積層する際に基板が薄く透光性になるために下層
の基板に印刷されたパターンに対して位置合わ七が容易
にでき＋ ？：’」精度の位置合わｌ−が可能Ｃある。 更に、積層時に個々の基板の反りを容易に補正で訴、平
面性の高い多層配線基板が容易に作製できる。以１−の
理由から１００μｍ以ドの厚さのセラミック基板が好適
であり、製造−１−からセラミック基板厚さの下限が約
２０μｍとされる。 本発明のセラミック多層配線基板は、多数の一トラミッ
ク基板を、それらの表面をガラス層で接合することによ
り重ね接合した構造である。従って７本発明のセラミッ
ク多層配線基板は９例えば、第１図の如き構造を持つも
のであり、３枚のセラミック基板１．１ａ、ｌｂ・・・
・を図示のごとく重ね、その間に設けたガラス層２，２
ａにより、相互に接合せしめたものである。 各セラミック基板１．ｌａ、ｌｂ上には、所望の抵抗体
パターン層７．９及びそれを結ぶ導体パターンＭｊ′１
６があり、基板内に設けられた導通孔（スルーホール）
４中にスルーボール導体５を有４−る。スルーボール導
体５は基板の両表面の導体層６などを導通している。抵
抗体層７，９は、レーザートリミングされ得、それによ
り、レーザートリミング溝８，１０が形成されている。 各セラミック基板の間は、前記のように接合ガラス層２
．２ａ・・・で接合されており、それらの接合ガラス層
には、上下の基板層に設置−Ｊられた導体層５などを導
通するためにピアホール１２内に導体１３が設けられて
いる。 本発明の多層セラミック基板の製造方法を１次に説明す
る。個々のセラミック基板１等は、スルーホール導体５
の詰められるべき、スルーホール４を備えている。その
ようなセラミック基板の両側面に導電性ペーストで導体
パターン６などを形成する。同時に、スルーホール４の
中に導体が入り、スルーホール導体５が作られる。更に
、抵抗体ペーストをそのセラミック基板両表面に形成す
ることにより、抵抗体パターン層７．９を形成Ｖる。こ
の抵抗体パターン層７，９をレーザー）・リミングする
ことにより、トリミング溝８．】０を形成し、抵抗体の
抵抗値を精確に制御し、精確な抵抗体を得ることができ
る。 つぎに、ビアホール１２の箇所を除き、低融点ガラスペ
ーストを１以上のようなセラミック基板上に、スクリー
ン印刷などで載置する。次に、ピアホール１２に導体ペ
ーストを入れ、導体部１３を形成する。或いは、最初に
、ピアホール位置に導体１３を印刷し９次に、基板全体
に低融点ガラスペーストを載置し１個々のセラミック基
板を重ね、接着組立て、炉に入れ低温で焼成する。する
と、ガラス層が溶けて、各層を互いに接合せしめる。 本発明に用いられセラミック基板は、浮遊容量を小さく
できるために、誘電率は低い方がよい。 好適には、誘電率１０以下の材料が望ましい。また、セ
ラミック基板の厚さは、絶縁性が保持されれば、小さい
程よい。実用上、多数の層のセラミック基板を重ねて構
成できるために、約１００μｍ以下が望ましい。また、
現在、約２０μｍの厚さでも、十分電気絶縁性が保てる
セラミック基板が製造されている。 このような電気絶縁性のすぐれたセラミック基板を作る
ためには、金属アルコキシドを出発原料として、ゾル−
ゲル法により製造することが好適である。特に、このよ
うにして作られたアルミナ基板が好適である。 用いるセラミック基板の厚さは、上記のように薄ければ
薄いほど、多数の層を持つセラミック基板が作られ、又
、その出来」＝がったセラミック多層配線基板を、薄く
することができる。 また、上記の導体パターン、抵抗パターンなどの回路パ
ターンを作成する方法としては、印刷法により、説明し
たが、その中で、特に、スクリーン印刷を用いた厚膜法
が有用である。その他に。 ホトエツチング技術も利用でき、ホトエツチングによる
薄膜作成法を用いることができる。また。 その両方の技法を用いることもできる。 導体パターン層形成に用いる材料としては。 金、銀、銅、白金、パラジウム、モリブデン、タングス
テンなど導電性金属であり、そのペーストをスクリーン
印刷法などによりセラミック基板表面にに印刷し、導体
パターン或いはスルーホール導体とすることができる。 抵抗パターン層の形成に用いられ得る材料としては、酸
化ルデニウムなどの抵抗形成用のペーストが使用できる
。 ガラス層の作成法は、上記のようにスクリーン印刷によ
る厚膜作成法でよく、有効である。 セラミック基板各層を互いに接合するためのガラス層形
成には、比較的に低温で溶融するガラス、例えば、硼珪
酸ガラス、結晶化ガラスなどを使用できる。比較的低温
の融点を有し、取り扱い易いものがよい。この加熱処理
のときに１回路パターンを含むセラミック基板に障害を
与λ、ないためになるべく低温で接合できる材料を使用
する。 ガラス溶融接合のための処理温度は好適には５００℃〜
６００℃程度である。 実施例では、アルミナ基板を例として示したが、セラミ
ック基板としては、他に、誘電率の低い基板材料が好適
であり、 １３ａｏ Ｔｉ１ｔ等の誘電体基板、チクニ
ア（ＴｉＯｔ）系の基板材料等を利用できる。 本発明により得られる多層セラミック基板は。 例えば、電子機器等に使用される混成集積回路用の多層
配線基板などに使用され得る。 次に９本発明のセラミック多層配線基板について実施例
により説明するが９本発明は１次の実施例のものに限定
されるものではない。 ［実施例］ １００μｍの厚さのアルミナ基板の両面に、銀−パラジ
ウム ペーストを用いて、スクリーン印刷法により、導
体回路（導体パターン層）６を作成し、スルーホール４
を通して両面の導体パターン層を導通させるスルーホー
ル導体５を形成する。導体パターン層形成後９閃示のよ
うに、酸化ルテニウム系の抵抗ペーストを印刷すること
により２両面に抵抗パターン層７，９を形成し、抵抗パ
ターン層７，９を９図示の溝８，１０を形成するように
レーザートリミングする。次に、更に。 その上に、オーバーコートガラス層１４を印刷形成する
。 このように作成された回路パターンを持一つアルミナ基
板に、基板回路パターン間の導通を必要とする個所に前
記導体ペーストを印刷し、ピアホール導体部１３を形成
し、更に、低融点ガラスペーストでガラス層２を形成す
る。このようなセラミック基板を図示のように多層に（
図では３層に）接合できるように重ねて、リソロー炉に
入れて加熱処理すると、ガラス層２，２ａは溶けて、基
板を互いに接合し、３つのアルミナ基板１．ｌａ。 １ｂは１図示のような構成で互いに強固に結合され７図
示の断面の本発明のセラミック多層配線基板が得られた
。 ［発明の効果］ 本発明のセラミック多層配線基板は、Ｆ記のような構成
をとることにより。 第１に、焼成後の基板を用いることにより、即ち、セラ
ミック材料の焼成収縮などによる基板寸法精度の低下が
なく、低温焼成で作られるために比較的に高い精度の基
板が可能で２寸法精度及び多層パターンの位置合わせ精
度にすぐれた高密度の実装が可能なセラミック多層配線
基板が製造できること。 第２に、薄い焼成セラミック基板を用いることにより、
特に、厚さ１００μｍ以下のセラミック基板を使用する
ことにより１層数の多い薄いセラミック基板が、製造可
能になったこと。 第３に、セラミック多層配線基板の表面のみならず層内
にもトリミングされた高精度な厚膜抵抗体が搭載可能に
なること、即ち、基板表面に抵抗体パターンを形成し、
それをレーザトリミングすることが可能で所望の回路特
性を正確に得ることできるセラミック多層配線基板が可
能になったこと。 第４に、接合層としてガラスを用いたことにより耐熱性
１機械的強度、気密封止性及び居間の絶縁性にすぐれた
セラミック多層配線基板が製造可能になったこと。 などの技術的効果が得られた。
第１図は９本発明のセラミック多層配線基板の構成を示
す断面図である。 ［主要部分の符号の説明］ １、ｌａ、ｌｂ、、、、セラミック基板２．２ａ、、、
、ガラス層 ４、、、、スルーホール ５、、、、スルーホール導体 ６、、、、導体層 ７．９．、、、抵抗層パターン ８．１０．、、レーザートリミング溝 １１、、、、接合ガラス層 １２、、、、ピアホール １３、、、、ピアホール導体層 １４、、、、オーバーコート層 特許出願人 三菱鉱業セメント株式会社代理人 弁
理士 倉 持 裕 手続補正書く自発） 昭和６２年６り］３日 特許庁長官 黒 １）明 雄 殿 １、事件の表示 昭和６２年特ｙ（願第０５２８９２号
２、発明の名称 セラミック多層配線基板及びその製法 ３、補正をする者 事件との関係 出願人住所 東
京都千代田区丸の内−下目５番１号三菱鉱業セメント株
式会社 代表者藤村正哉 ４、代理人 住所〒１０１東京都千代Ｉ′＋１区神ＩＪ、ｌ須田町１
丁目２番地５、補１１憾こより増加４゛る発明の数
０６゛補正０対象 中船（
１）月細 の［図１ｆｉｉの簡？ｉなＪ法） Ｃ
２処 覧 ７、補ｉＥの円台 （１）明細書の第１７頁の下から第６行目の［１１゜１
．、接合ガラス層］を削除する。
す断面図である。 ［主要部分の符号の説明］ １、ｌａ、ｌｂ、、、、セラミック基板２．２ａ、、、
、ガラス層 ４、、、、スルーホール ５、、、、スルーホール導体 ６、、、、導体層 ７．９．、、、抵抗層パターン ８．１０．、、レーザートリミング溝 １１、、、、接合ガラス層 １２、、、、ピアホール １３、、、、ピアホール導体層 １４、、、、オーバーコート層 特許出願人 三菱鉱業セメント株式会社代理人 弁
理士 倉 持 裕 手続補正書く自発） 昭和６２年６り］３日 特許庁長官 黒 １）明 雄 殿 １、事件の表示 昭和６２年特ｙ（願第０５２８９２号
２、発明の名称 セラミック多層配線基板及びその製法 ３、補正をする者 事件との関係 出願人住所 東
京都千代田区丸の内−下目５番１号三菱鉱業セメント株
式会社 代表者藤村正哉 ４、代理人 住所〒１０１東京都千代Ｉ′＋１区神ＩＪ、ｌ須田町１
丁目２番地５、補１１憾こより増加４゛る発明の数
０６゛補正０対象 中船（
１）月細 の［図１ｆｉｉの簡？ｉなＪ法） Ｃ
２処 覧 ７、補ｉＥの円台 （１）明細書の第１７頁の下から第６行目の［１１゜１
．、接合ガラス層］を削除する。
Claims (4)
- （１）焼結したセラミック基板上に厚膜スクリーン印刷
により、作製した抵抗パターン及び導体パターンとスル
ーホール導体を含む回路パターンを有する焼結セラミッ
ク基板を２層以上有し、それらの各層のセラミック基板
の間を、ガラスを用いて接合するガラス層を有し、各々
、該セラミック層と該ガラス層とが各層として形成され
ていることを特徴とするセラミック多層配線基板。 - （２）前記抵抗パターン、導体パターンは高精度にトリ
ミングされて作製された厚膜抵抗体、導体であり、セラ
ミック基板層間に内蔵されていることを特徴とする特許
請求の範囲第１項記載のセラミック多層配線基板。 - （３）前記セラミック基板層は厚さ１００μｍ以下であ
ることを特徴とする特許請求の範囲第１項記載のセラミ
ック多層配線基板。 - （４）焼成したセラミック基板上に厚膜スクリーン印刷
法により、抵抗パターン及び導体パターン並びにセラミ
ック基板内にスルーホール導体を形成し、そのように形
成したセラミック基板を、ビアホールを有するガラス層
を介在させて積み重ね、熱処理し、多層セラミック基板
を溶融接合することを特徴とするセラミック多層配線基
板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5289287A JPS63220598A (ja) | 1987-03-10 | 1987-03-10 | セラミック多層配線基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5289287A JPS63220598A (ja) | 1987-03-10 | 1987-03-10 | セラミック多層配線基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63220598A true JPS63220598A (ja) | 1988-09-13 |
| JPH0217957B2 JPH0217957B2 (ja) | 1990-04-24 |
Family
ID=12927514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5289287A Granted JPS63220598A (ja) | 1987-03-10 | 1987-03-10 | セラミック多層配線基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63220598A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428889A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Manufacture of composite circuit board |
| JPH02210894A (ja) * | 1989-02-10 | 1990-08-22 | Mitsubishi Metal Corp | 内部に導体、抵抗体を配線したＡｌＮ多層基板の製造方法 |
| JPH10284836A (ja) * | 1997-04-08 | 1998-10-23 | Hitachi Ltd | セラミック一括積層配線基板及びその製造方法 |
| JP2010062522A (ja) * | 2008-09-05 | 2010-03-18 | Samsung Electro-Mechanics Co Ltd | セラミック多層回路基板及びその製造方法 |
| KR20200119472A (ko) * | 2019-04-10 | 2020-10-20 | 주식회사 디아이티 | 층간 도전성 향상을 위한 다층 세라믹 기판 및 그의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS505374A (ja) * | 1973-05-28 | 1975-01-21 | ||
| JPS5419050A (en) * | 1977-07-13 | 1979-02-13 | Daihatsu Motor Co Ltd | Mechanism of preventing miss shift of speed change operational device |
-
1987
- 1987-03-10 JP JP5289287A patent/JPS63220598A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS505374A (ja) * | 1973-05-28 | 1975-01-21 | ||
| JPS5419050A (en) * | 1977-07-13 | 1979-02-13 | Daihatsu Motor Co Ltd | Mechanism of preventing miss shift of speed change operational device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428889A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Manufacture of composite circuit board |
| JPH02210894A (ja) * | 1989-02-10 | 1990-08-22 | Mitsubishi Metal Corp | 内部に導体、抵抗体を配線したＡｌＮ多層基板の製造方法 |
| JPH10284836A (ja) * | 1997-04-08 | 1998-10-23 | Hitachi Ltd | セラミック一括積層配線基板及びその製造方法 |
| JP2010062522A (ja) * | 2008-09-05 | 2010-03-18 | Samsung Electro-Mechanics Co Ltd | セラミック多層回路基板及びその製造方法 |
| US8106306B2 (en) | 2008-09-05 | 2012-01-31 | Samsung Electro-Mechanics Co., Ltd. | Ceramic multi-layer circuit substrate and manufacturing method thereof |
| KR20200119472A (ko) * | 2019-04-10 | 2020-10-20 | 주식회사 디아이티 | 층간 도전성 향상을 위한 다층 세라믹 기판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0217957B2 (ja) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01282890A (ja) | 多層回路の製造方法 | |
| JPS63220598A (ja) | セラミック多層配線基板の製法 | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JP2555638B2 (ja) | 多層セラミック基板の製造方法 | |
| JPS62196811A (ja) | コンデンサ内蔵型セラミツク基板 | |
| JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
| JP2766146B2 (ja) | コンデンサ内蔵多層回路基板 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JPS635594A (ja) | 多層セラミツク基板 | |
| JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JP2555639B2 (ja) | 多層セラミック基板の製造方法 | |
| JPS63249319A (ja) | 積層セラミツクコンデンサ | |
| JPH0677665A (ja) | 多層回路基板及びその製法 | |
| JP2734404B2 (ja) | セラミック配線基板およびその製造方法 | |
| JPH05267815A (ja) | セラミックス配線基板及びその製造方法 | |
| JPH022318B2 (ja) | ||
| JP2842707B2 (ja) | 回路基板 | |
| JPH01321695A (ja) | セラミック複合回路基板 | |
| JPH0213837B2 (ja) | ||
| JPH06232528A (ja) | 混成集積回路基板及びその製法 | |
| JPH10173341A (ja) | セラミック多層基板 | |
| JPH05144975A (ja) | 多層回路基板およびその製造方法 | |
| JPS6226200B2 (ja) | ||
| JPH0541579A (ja) | 低温焼結多層基板 |