JPH03235397A - 厚膜回路基板の製造方法 - Google Patents
厚膜回路基板の製造方法Info
- Publication number
- JPH03235397A JPH03235397A JP3041290A JP3041290A JPH03235397A JP H03235397 A JPH03235397 A JP H03235397A JP 3041290 A JP3041290 A JP 3041290A JP 3041290 A JP3041290 A JP 3041290A JP H03235397 A JPH03235397 A JP H03235397A
- Authority
- JP
- Japan
- Prior art keywords
- cross
- resistor
- glass
- conductor
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000011521 glass Substances 0.000 claims abstract description 34
- 238000010304 firing Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000009966 trimming Methods 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は厚膜ハイブリッド集積回路に適用する厚膜回路
基板の製造方法に関し、特に回路基板に形成される抵抗
体の製造方法に関する。
基板の製造方法に関し、特に回路基板に形成される抵抗
体の製造方法に関する。
［従来の技術〕
一般にこの種の厚膜回路基板は、その製造方法を第２図
（ａ）に示すように、アルミナ等の絶縁基板１上に所要
回路パターンの厚膜導体２を形成した後、この厚膜導体
２の配線交差箇所（クロス箇所）に第１クロスガラス３
及び第２クロスガラス５を形成し、更にこの上にクロス
導体６を形成して厚膜導体２の相互接続を行っている。
（ａ）に示すように、アルミナ等の絶縁基板１上に所要
回路パターンの厚膜導体２を形成した後、この厚膜導体
２の配線交差箇所（クロス箇所）に第１クロスガラス３
及び第２クロスガラス５を形成し、更にこの上にクロス
導体６を形成して厚膜導体２の相互接続を行っている。
その上で、第２図（ｂ）に示すように、厚膜導体２の所
要箇所に抵抗体４を形成している。
要箇所に抵抗体４を形成している。
なお、前記した厚膜導体２．第１クロスガラス３、第２
クロスガラス５．クロス導体６及び抵抗体４は、夫々素
材を所要パターンに印刷し、かつこれを焼成した形成方
法が取られている。
クロスガラス５．クロス導体６及び抵抗体４は、夫々素
材を所要パターンに印刷し、かつこれを焼成した形成方
法が取られている。
上述した従来の厚膜回路基板の製造方法では、第２図（
ａ）のように厚膜導体２の上に２層のクロスガラス３．
５及びクロス導体６を形成した後に、抵抗体４の形成を
行っている。このため、抵抗体４をクロス導体６に近接
した箇所に製造する際には、第２図（ｂ）のように、ク
ロス導体６の高さＨによって抵抗体４の素材のスキージ
が邪魔され、抵抗体４を薄く印刷することが困難になる
。
ａ）のように厚膜導体２の上に２層のクロスガラス３．
５及びクロス導体６を形成した後に、抵抗体４の形成を
行っている。このため、抵抗体４をクロス導体６に近接
した箇所に製造する際には、第２図（ｂ）のように、ク
ロス導体６の高さＨによって抵抗体４の素材のスキージ
が邪魔され、抵抗体４を薄く印刷することが困難になる
。
このため、抵抗体４の厚さが必然的に厚くなり、この厚
さが規定以上となると、レーザトリミング後に抵抗体に
クラックが発生し、抵抗体がドリフトして正確な抵抗値
が得られなくなるという問題がある。
さが規定以上となると、レーザトリミング後に抵抗体に
クラックが発生し、抵抗体がドリフトして正確な抵抗値
が得られなくなるという問題がある。
本発明は抵抗体を規定以下の厚さに形成することを可能
とした厚膜回路基板の製造方法を堤供することを目的と
している。
とした厚膜回路基板の製造方法を堤供することを目的と
している。
［課題を解決するための手段］
本発明の厚膜回路基板の製造方法は、絶縁基板上に所要
回路パターンの厚膜導体を形成する工程と、この厚膜導
体のクロス配線箇所に第１クロスガラスを形成する工程
と、前記厚膜導体上の所要箇所に抵抗体を印刷する工程
と、前記クロス配線箇所に第２クロスガラス及びクロス
導体を印刷する工程と、前記抵抗体、第２クロスガラス
及びクロス導体を同時に焼成する工程とを含んでいる。
回路パターンの厚膜導体を形成する工程と、この厚膜導
体のクロス配線箇所に第１クロスガラスを形成する工程
と、前記厚膜導体上の所要箇所に抵抗体を印刷する工程
と、前記クロス配線箇所に第２クロスガラス及びクロス
導体を印刷する工程と、前記抵抗体、第２クロスガラス
及びクロス導体を同時に焼成する工程とを含んでいる。
上述した方法では、第１クロスガラスの形成直後に抵抗
体を印刷し、その後に第２クロスガラス及びクロス導体
を印刷し、かつこれらを同時に焼成することにより、抵
抗体の印刷時における厚さの拘束が生ぜず、薄い抵抗体
の形成が可能となる。
体を印刷し、その後に第２クロスガラス及びクロス導体
を印刷し、かつこれらを同時に焼成することにより、抵
抗体の印刷時における厚さの拘束が生ぜず、薄い抵抗体
の形成が可能となる。
次に、本発明を図面を参照して説明する。
第１図（ａ）乃至（ｅ）は本発明の一実施例を工程順に
示す断面図である。なお、第２図と同一部分には同一符
号を付しである。
示す断面図である。なお、第２図と同一部分には同一符
号を付しである。
先ず、第１図（ａ）のように、アルミナ基板１の表面に
、導電体素材を所要回路パターンに印刷し、かつこれを
焼成して厚膜導体２を形成する。
、導電体素材を所要回路パターンに印刷し、かつこれを
焼成して厚膜導体２を形成する。
次いで、第１図（ｂ）のように、前記厚膜導体２のクロ
ス配線が必要とされる箇所に第１クロスガラス３を印刷
し、かつ焼成する。
ス配線が必要とされる箇所に第１クロスガラス３を印刷
し、かつ焼成する。
この第１クロスガラス３の形成後に、ここでは第１図（
ｃ）のように、スキージ法等により前記厚膜導体２上の
所要箇所に抵抗体４を印刷する。
ｃ）のように、スキージ法等により前記厚膜導体２上の
所要箇所に抵抗体４を印刷する。
この印刷においては、第１クロスガラス３の厚さは未だ
に薄いので、抵抗体４をクロス配線の近傍に形成する場
合でも、第１クロスガラス３によって印刷に拘束を受け
ることはなく、必要な薄さに形成することができる。但
し、この印刷直後に抵抗体４の焼成は行っていない。
に薄いので、抵抗体４をクロス配線の近傍に形成する場
合でも、第１クロスガラス３によって印刷に拘束を受け
ることはなく、必要な薄さに形成することができる。但
し、この印刷直後に抵抗体４の焼成は行っていない。
次いで、第１図（ｄ）のように、前記第１クロスガラス
３の上に第２クロスガラス５を印刷し、続いてこの上に
第２図（ｅ）のようにクロス導体６を印刷する。しかる
上で、前記抵抗体４．第２クロスガラス５及びクロス導
体６を同時に焼成し、厚膜回路基板を完成する。
３の上に第２クロスガラス５を印刷し、続いてこの上に
第２図（ｅ）のようにクロス導体６を印刷する。しかる
上で、前記抵抗体４．第２クロスガラス５及びクロス導
体６を同時に焼成し、厚膜回路基板を完成する。
したがって、このように形成される抵抗体４は、第１ク
ロスガラス３の形成直後に抵抗体４の印刷を行っている
ので、抵抗体をスキージ法によりクロス配線の近傍に印
刷する場合でも、クロス配線部における高さの拘束を受
けることはなく、十分に薄く形成できる。これにより、
レーザトリミングを施しても抵抗体４にクラックが発生
することはなく、正確な抵抗値の抵抗体４として構成で
きる。
ロスガラス３の形成直後に抵抗体４の印刷を行っている
ので、抵抗体をスキージ法によりクロス配線の近傍に印
刷する場合でも、クロス配線部における高さの拘束を受
けることはなく、十分に薄く形成できる。これにより、
レーザトリミングを施しても抵抗体４にクラックが発生
することはなく、正確な抵抗値の抵抗体４として構成で
きる。
また、抵抗体４等を同時に焼成することにより、夫々を
個別に焼成する従来方法に比較して焼成工程を低減でき
、製造の簡略化を図ることも可能である。
個別に焼成する従来方法に比較して焼成工程を低減でき
、製造の簡略化を図ることも可能である。
以上説明したように本発明は、第１クロスガラスの形成
直後に抵抗体を印刷し、その後に第２クロスガラス及び
クロス導体を印刷し、かつこれらを同時に焼成している
ので、抵抗体をクロス配線に近接した箇所に形成する場
合でも抵抗体を薄く印刷形成することが可能となり、抵
抗体におけるクラックの発生を未然に防止して正確な抵
抗値の抵抗体を形成できる効果がある。
直後に抵抗体を印刷し、その後に第２クロスガラス及び
クロス導体を印刷し、かつこれらを同時に焼成している
ので、抵抗体をクロス配線に近接した箇所に形成する場
合でも抵抗体を薄く印刷形成することが可能となり、抵
抗体におけるクラックの発生を未然に防止して正確な抵
抗値の抵抗体を形成できる効果がある。
第１図（ａ）乃至（ｅ）は本発明の一実施例を製造工程
順に示す断面図、第２図（ａ）及び（ｂ）は従来方法を
工程順に示す断面図である。 １・・・アルミナ基板、２・・・厚膜導体、３・・・第
１クロスガラス、４・・・抵抗体、５・・・第２クロス
ガラス、６・・・クロス導体。 第 １ 図
順に示す断面図、第２図（ａ）及び（ｂ）は従来方法を
工程順に示す断面図である。 １・・・アルミナ基板、２・・・厚膜導体、３・・・第
１クロスガラス、４・・・抵抗体、５・・・第２クロス
ガラス、６・・・クロス導体。 第 １ 図
Claims (1)
- １、絶縁基板上に所要回路パターンの厚膜導体を形成す
る工程と、この厚膜導体のクロス配線箇所に第１クロス
ガラスを形成する工程と、前記厚膜導体上の所要箇所に
抵抗体を印刷する工程と、前記クロス配線箇所に第２ク
ロスガラス及びクロス導体を印刷する工程と、前記抵抗
体、第２クロスガラス及びクロス導体を同時に焼成する
工程とを含むことを特徴とする厚膜回路基板の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3041290A JPH03235397A (ja) | 1990-02-10 | 1990-02-10 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3041290A JPH03235397A (ja) | 1990-02-10 | 1990-02-10 | 厚膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03235397A true JPH03235397A (ja) | 1991-10-21 |
Family
ID=12303235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3041290A Pending JPH03235397A (ja) | 1990-02-10 | 1990-02-10 | 厚膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03235397A (ja) |
-
1990
- 1990-02-10 JP JP3041290A patent/JPH03235397A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03235397A (ja) | 厚膜回路基板の製造方法 | |
| US4991284A (en) | Method for manufacturing thick film circuit board device | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH0563373A (ja) | 電力用ハイブリツドｉｃの構造 | |
| JP2000021613A (ja) | チップ型抵抗器の製造方法 | |
| JPS6330771B2 (ja) | ||
| JPH09135078A (ja) | 厚膜多層基板およびその製造方法 | |
| JPH08255969A (ja) | プリント基板装置 | |
| WO1979000860A1 (en) | Ceramic condenser and method of manufacturing the same | |
| JPH04221886A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPS60208887A (ja) | 厚膜多層回路基板 | |
| JPH0287588A (ja) | 厚膜配線基板の抵抗体形成方法 | |
| JPH11274359A (ja) | セラミック多層回路基板の製造方法およびセラミック多層回路基板用親基板 | |
| JPH04326702A (ja) | 電子部品 | |
| JPH01253297A (ja) | 厚膜回路装置の製造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH06106673A (ja) | クロスガラスとその形成方法 | |
| JPH01319996A (ja) | 薄膜多層配線基板の製造方法 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPH04320002A (ja) | 電子部品 | |
| JPS6049588B2 (ja) | セラミック多層プリント板の製造方法 | |
| JPH07135388A (ja) | 回路基板上に於けるガラスパターン形成方法 | |
| JPS6154657A (ja) | 混成集積回路 | |
| JPS63102398A (ja) | セラミツク回路基板の製造方法 |