JPH01253297A - 厚膜回路装置の製造方法 - Google Patents
厚膜回路装置の製造方法Info
- Publication number
- JPH01253297A JPH01253297A JP8017588A JP8017588A JPH01253297A JP H01253297 A JPH01253297 A JP H01253297A JP 8017588 A JP8017588 A JP 8017588A JP 8017588 A JP8017588 A JP 8017588A JP H01253297 A JPH01253297 A JP H01253297A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- thick film
- printing
- forming
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、厚膜回路装置の製造方法に関する。
［従来の技術］
導体ペースト、抵抗ペースト、ガラスペースト等を順次
に印刷する場合に位置合せ及び目印のマークを形成する
ことは、例えば、実開昭６２−１３５４６８号公報に開
示されている。
に印刷する場合に位置合せ及び目印のマークを形成する
ことは、例えば、実開昭６２−１３５４６８号公報に開
示されている。
［発明が解決しようとする課題］
ところで、従来の各印刷工程毎にマークを異なる場所に
印刷する方法によれば、印刷の進み具合を容易にチエツ
クすることができる。しかし、マーク部分が一層であり
、回路部分が多層にあると、両者の間に高さの差が生じ
、印刷精度の向上、及びマーク部分と回路部分とを近接
させて集積度を上げることが困難になる。
印刷する方法によれば、印刷の進み具合を容易にチエツ
クすることができる。しかし、マーク部分が一層であり
、回路部分が多層にあると、両者の間に高さの差が生じ
、印刷精度の向上、及びマーク部分と回路部分とを近接
させて集積度を上げることが困難になる。
そこで、本発明の目的は、印刷精度の向上及びマーク箇
所と回路部分とを近接させることが可能な厚膜回路装置
の製造方法を提供することにある。
所と回路部分とを近接させることが可能な厚膜回路装置
の製造方法を提供することにある。
［課題を解決するための手段］
上記目的を達成するための本発明は、第１回目の印刷に
よって回路基板上に第１の厚膜を所定パターンに形成す
ると同時に前記第１の厚膜と同一物質から成る第１のマ
ークを形成する工程と、第２回目の印刷によって前記回
路基板上に第２の１７嗅を所定パターンに形成すると同
時に前記第１のマーク上の一部のみに前記第２の厚膜と
同一物質の第２のマークを形成する工程と、第３回目の
印刷によって前記回路基板上に第３の厚膜を所定パター
ンに形成すると同時に前記第２のマーク上の一部のみに
前記第３の厚膜と同一物質の第３のマークを形成する工
程とを含むことを特徴とする厚膜回路装置の製造方法に
係わるものである。
よって回路基板上に第１の厚膜を所定パターンに形成す
ると同時に前記第１の厚膜と同一物質から成る第１のマ
ークを形成する工程と、第２回目の印刷によって前記回
路基板上に第２の１７嗅を所定パターンに形成すると同
時に前記第１のマーク上の一部のみに前記第２の厚膜と
同一物質の第２のマークを形成する工程と、第３回目の
印刷によって前記回路基板上に第３の厚膜を所定パター
ンに形成すると同時に前記第２のマーク上の一部のみに
前記第３の厚膜と同一物質の第３のマークを形成する工
程とを含むことを特徴とする厚膜回路装置の製造方法に
係わるものである。
［作 用］
上記発明では、第２のマークを第１のマークの上の一部
のみに設け、第３のマークは第２のマークの上の一部の
みに設ける。このため、第２及び第３のマークを形成し
た状態で第１、第２及び第３のマークの有無を容易に判
断することができる７第１、第２及び第３のマークを重
ね合せた部分は、回路部分における第１、第２及び第３
の厚膜の重ね合せ部分と同一の高さになるので、印刷時
におけるスクリーンの追従性が良い、従って、位置合せ
精度が向上する。また、マーク箇所と回路部分とを近接
させることも可能になる。
のみに設け、第３のマークは第２のマークの上の一部の
みに設ける。このため、第２及び第３のマークを形成し
た状態で第１、第２及び第３のマークの有無を容易に判
断することができる７第１、第２及び第３のマークを重
ね合せた部分は、回路部分における第１、第２及び第３
の厚膜の重ね合せ部分と同一の高さになるので、印刷時
におけるスクリーンの追従性が良い、従って、位置合せ
精度が向上する。また、マーク箇所と回路部分とを近接
させることも可能になる。
［実施例］
次に、本発明の実施例に係わる厚膜混成集積回路装置及
び製造方法を第１図〜第６図によって説明する。
び製造方法を第１図〜第６図によって説明する。
まず、第２図に示すように、セラミック回路基板１にス
クリーンを使用して第１の導体ペーストを回路部分に印
刷すると同時にマーク部分を印刷し、焼成することによ
って第１の導体層（第１の厚膜）２と第１のマーク３を
形成する。左下りの斜線を付して示されている第１のマ
ーク３はＸ方向とｙ方向とに延びる直線部分を有して四
角形に形成されている。この第１のマーク３は複数箇所
に形成することが望ましい。
クリーンを使用して第１の導体ペーストを回路部分に印
刷すると同時にマーク部分を印刷し、焼成することによ
って第１の導体層（第１の厚膜）２と第１のマーク３を
形成する。左下りの斜線を付して示されている第１のマ
ーク３はＸ方向とｙ方向とに延びる直線部分を有して四
角形に形成されている。この第１のマーク３は複数箇所
に形成することが望ましい。
次に、クロスオーバガラスペーストを回路部分に印刷す
ると同時に第１のマーク３の上の一部にも印刷し、焼成
することによって第３図に示すようにクロスオーバガラ
スＩＩ（第２の厚膜）４及び第２のマーク５を形成する
。右下りの斜線を付し。
ると同時に第１のマーク３の上の一部にも印刷し、焼成
することによって第３図に示すようにクロスオーバガラ
スＩＩ（第２の厚膜）４及び第２のマーク５を形成する
。右下りの斜線を付し。
て示されている第２のマーク５は、第１のマーク３が四
角形の枠状に残存するように配置されている。第１のマ
ーク３の一部が露出しているので、第１のマーク３の確
認が可能である。第２のマーク５は第１のマーク３に囲
まれた小面積部分を有するので、印刷のスクリーンの位
置合せが容易に達成される。
角形の枠状に残存するように配置されている。第１のマ
ーク３の一部が露出しているので、第１のマーク３の確
認が可能である。第２のマーク５は第１のマーク３に囲
まれた小面積部分を有するので、印刷のスクリーンの位
置合せが容易に達成される。
次に、第２の導体ベーストを回路部分に印刷すると同時
に第２のマーク５上の一部にも印刷し、焼成することに
よって第４図に示すように第２の導体！＜第３の厚膜）
６及び第３のマーク７を形成する。なお、縦線を付して
示す第３のマーク７は第２のマーク５によって枠状に囲
まれた小面積部分を有する。
に第２のマーク５上の一部にも印刷し、焼成することに
よって第４図に示すように第２の導体！＜第３の厚膜）
６及び第３のマーク７を形成する。なお、縦線を付して
示す第３のマーク７は第２のマーク５によって枠状に囲
まれた小面積部分を有する。
次に、抵抗体ペーストを回路部分に印刷すると同時に第
３のマーク７上の一部にも印ψｊし、焼成することによ
って第５図に示すように抵抗体層（第４の／ｙ膜）８と
第４のマーク９を形成する。
３のマーク７上の一部にも印ψｊし、焼成することによ
って第５図に示すように抵抗体層（第４の／ｙ膜）８と
第４のマーク９を形成する。
なお、第４のマーク９は横線を付して示されている。
次ニ、オーバコートガラスペーストを回路部分に印刷す
ると同時に第４のマーク９の上の一部にも印刷し、焼成
することによって第６図に示すようにオーバコートガラ
ス層（第５の厚膜）１０及び第５のマーク１１を形成す
る。なお、第５のマークは点線によるハツチングによっ
て示されている。
ると同時に第４のマーク９の上の一部にも印刷し、焼成
することによって第６図に示すようにオーバコートガラ
ス層（第５の厚膜）１０及び第５のマーク１１を形成す
る。なお、第５のマークは点線によるハツチングによっ
て示されている。
マーク部分を拡大して示す第１図から明らかなように第
１〜第５のマーク３．５．７．９．１１は階段状に配置
されている。従って、各マーク３見て印刷、焼成工程の
漏れ等のチエツクを行うことができる。また、マーク部
分と回路部分との高さの差を小さくすることができるの
で、スクリーンの追従性が良くなり、精度の向上及びマ
ーク部分に対して回路部分を近接させることが可能にな
る。
１〜第５のマーク３．５．７．９．１１は階段状に配置
されている。従って、各マーク３見て印刷、焼成工程の
漏れ等のチエツクを行うことができる。また、マーク部
分と回路部分との高さの差を小さくすることができるの
で、スクリーンの追従性が良くなり、精度の向上及びマ
ーク部分に対して回路部分を近接させることが可能にな
る。
［変形例］
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
（１） 第１〜第５のマーク３．５．７．９、１１を第
７図に示すように配置してもよい。
７図に示すように配置してもよい。
（２） 回路部分における厚膜の種類、数の異なる場合
にも勿論適用可能である。
にも勿論適用可能である。
［発明の効果］
上述から明らかなように、本発明によれば、マークの識
別を容易に達成することが可能になり、且つ厚膜の印刷
の精度の向上及び＠積度の向上が可能になる。
別を容易に達成することが可能になり、且つ厚膜の印刷
の精度の向上及び＠積度の向上が可能になる。
第１図は本発明の実施例に係わる厚膜混成集積回路装置
のマーク部の拡大斜視図、 第２図、第３図、第４図、第５図及び第６図は本発明の
実施例の厚膜混成集積回路装置を製造工程順に示す平面
図、 第７図はマーク部分の変形例を示す斜視図である。 １・・・回路基板、２・・・第１の導体層１．３・・・
第１のマーク、４・・・クロスオーバガラス層、５・・
・第２のマーク、６・・・第２の導体層、７・・・第３
のマーク、８・・・抵抗体層、９・・・第４のマーク、
１０・・・オーバコートガラス層、１１・・・第５のマ
ーク。
のマーク部の拡大斜視図、 第２図、第３図、第４図、第５図及び第６図は本発明の
実施例の厚膜混成集積回路装置を製造工程順に示す平面
図、 第７図はマーク部分の変形例を示す斜視図である。 １・・・回路基板、２・・・第１の導体層１．３・・・
第１のマーク、４・・・クロスオーバガラス層、５・・
・第２のマーク、６・・・第２の導体層、７・・・第３
のマーク、８・・・抵抗体層、９・・・第４のマーク、
１０・・・オーバコートガラス層、１１・・・第５のマ
ーク。
Claims (1)
- 【特許請求の範囲】 ［１］第１回目の印刷によって回路基板上に第１の厚膜
を所定パターンに形成すると同時に前記第１の厚膜と同
一物質から成る第１のマークを形成する工程と、 第２回目の印刷によって前記回路基板上に第２の厚膜を
所定パターンに形成すると同時に前記第１のマーク上の
一部のみに前記第２の厚膜と同一物質の第２のマークを
形成する工程と、 第３回目の印刷によって前記回路基板上に第３の厚膜を
所定パターンに形成すると同時に前記第２のマーク上の
一部のみに前記第３の厚膜と同一物質の第３のマークを
形成する工程と を含むことを特徴とする厚膜回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8017588A JPH01253297A (ja) | 1988-03-31 | 1988-03-31 | 厚膜回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8017588A JPH01253297A (ja) | 1988-03-31 | 1988-03-31 | 厚膜回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01253297A true JPH01253297A (ja) | 1989-10-09 |
Family
ID=13711011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8017588A Pending JPH01253297A (ja) | 1988-03-31 | 1988-03-31 | 厚膜回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01253297A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102484948A (zh) * | 2009-09-03 | 2012-05-30 | 应用材料公司 | 印刷轨道的置中方法 |
-
1988
- 1988-03-31 JP JP8017588A patent/JPH01253297A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102484948A (zh) * | 2009-09-03 | 2012-05-30 | 应用材料公司 | 印刷轨道的置中方法 |
| JP2013504194A (ja) * | 2009-09-03 | 2013-02-04 | アプライド マテリアルズ インコーポレイテッド | 印刷トラックをセンタリングするための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01253297A (ja) | 厚膜回路装置の製造方法 | |
| JP3656307B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPS6027104A (ja) | チツプ抵抗器の製造方法 | |
| JPH0326550B2 (ja) | ||
| JPH04346492A (ja) | 混成集積回路基板の製造方法 | |
| JPH02191304A (ja) | チップ抵抗器の製造方法 | |
| JPH0685462A (ja) | セラミック多層基板の製造方法 | |
| JPS6330771B2 (ja) | ||
| JPS5939419Y2 (ja) | ジヤンパユニツト | |
| JPH0488693A (ja) | 混成集積回路用基板の製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP2001353716A (ja) | セラミック集合基板へのブレーク溝形成方法 | |
| JP2550781B2 (ja) | 印刷配線板の製造方法 | |
| JPS62266807A (ja) | 膜抵抗の製造方法 | |
| JPH01128587A (ja) | セラミック配線基板の製造方法 | |
| JPH03235397A (ja) | 厚膜回路基板の製造方法 | |
| JPH03163801A (ja) | 厚膜抵抗の形成方法 | |
| JPH0230195A (ja) | 厚膜基板印刷における位置合せ方法 | |
| JPS626647Y2 (ja) | ||
| JPH05135918A (ja) | 抵抗体の表示部形成方法 | |
| JPH0226760A (ja) | サーマルヘッドの発熱抵抗体形成方法 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPS62181494A (ja) | 厚膜集積回路の製造方法 | |
| JPH05267813A (ja) | 厚膜回路基板、その製造方法および厚膜回路基板製造用基板 | |
| JP2694843B2 (ja) | チップ型可変抵抗器における基板片の製造方法 |