JPH0230195A - 厚膜基板印刷における位置合せ方法 - Google Patents

厚膜基板印刷における位置合せ方法

Info

Publication number
JPH0230195A
JPH0230195A JP18081888A JP18081888A JPH0230195A JP H0230195 A JPH0230195 A JP H0230195A JP 18081888 A JP18081888 A JP 18081888A JP 18081888 A JP18081888 A JP 18081888A JP H0230195 A JPH0230195 A JP H0230195A
Authority
JP
Japan
Prior art keywords
alignment
pattern
conductor pattern
alignment mark
film substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18081888A
Other languages
English (en)
Inventor
Kazuhito Sato
和仁 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP18081888A priority Critical patent/JPH0230195A/ja
Publication of JPH0230195A publication Critical patent/JPH0230195A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Methods (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、厚膜基板印刷における位置合せ方法に関す
るものである。
〔従来の技術〕
厚膜基板は、スクリーンを用いた印刷によって導体、抵
抗体などを重ね合せることにより形成される。その際の
パターン間の位置ずれを規格値内におさめるため、従来
では、例えば第3図に示されているように、基板1に最
下層の導体パターンを形成する際、それとともに位置合
せ用基準パターン2を印刷し、その上に他の層の位置合
せマーク3を重ね合せるようにしている。
〔発明が解決しようとする課題〕
しかしながら、この方法では基板内に基準パターン1を
印刷するスペースが必要であるため、基板の小型化、高
密度実装化には対応できない。
この発明は上記した従来の事情に鑑みなされたもので、
その目的は、特別に位置合せのための基準パターンを形
成することなく、精度よく位置合せすることができるよ
うにした厚膜基板印刷における位置合せ方法を提供する
ことにある。
〔課題を解決するための手段〕
上記目的を達成するため、この発明においては、最下層
に形成された導体パターンの所定部分を基準にし、その
上に他の層の位置合せマークを重ね合せることにより、
各パターンを位置合せするようにしている。この場合、
好ましくは導体パターンの直角部分が位置合せの基準に
用いられる。
〔作  用〕
上記の方法によれば、導体パターンとは別個に位置合せ
用の基準パターンを形成する必要がなくなる。
〔実 施 例〕
以下、この発明の実施例を第1図および第2図を参照し
ながら説明する。
まず、第1図(a)に示されているように、基板1上に
最下層の導体パターン10をスクリーン印刷によって形
成する。そして、この導体パターン10の所定部位、好
ましくは図示のような直角部分10aを位置合せ用の基
準パターンとし、同図(b)のように、この上に形成さ
れる他のパターン印刷用のスクリーン版20に位置合せ
マーク20aを設ける。この場合、導体パターン10の
パターン幅を図示のようにA、Bとし、一方位置合せマ
ーク20aの各辺の縦幅をC2横幅をDとすると、A=
C。
B=Dであることが好ましく、これによれば、縦。
横方向のいずれのずれをも検出することができる。
第2図には、導体パターン10上に同パターンを保護す
るガラスの保護膜21を形成する際の実施例が示されて
いる。この種の保護膜21は、本来ハンダランドを除く
すべてのパターン上に形成される性質のものであるが、
このような場合にも上記実施例と同様、その位置合せマ
ーク21aと本来の保護膜21とを分離する。これによ
り、導体パターン10の直角部分10aを位置合せ用の
基準パターンとして、その上に例えばガラスからなる保
護膜21を形成することができる。なお、これによると
本来の保護膜21と位置合せマーク21との間の導体パ
ターンlObが露出されたままとなるが、これについて
は、その部分を例えば部品実装時のハンダペーストにて
コーティングすればよい。
〔発明の効果〕
以上説明したように、この発明によれば、導体パターン
とは別個に基板上に位置合せ用の基準パターンを設ける
必要がないため、基板の小型化とより一層の高密度実装
化が図れる。
【図面の簡単な説明】
第1図この発明の一実施例を説明するためのもので、同
図(a)は基板上の導体パターンを示した平面図、同図
(b)は位置合せマークを有するスクリーン版の平面図
、第2図はこの発明の他の実施例を示した平面図、第3
図は従来例を示した断面図である。 図中、1は基板、10は導体パターン、10aは位置合
せ用基準パターン、20aは位置合せマークである。 第1図 第2図 特許出願人  株式会社富士通ゼネラル代理人 弁理士
 大 原  拓 也 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)厚膜基板に複数のパターンをスクリーン印刷する
    際の位置合せ方法において、 最下層に形成された導体パターンの所定部分を基準にし
    、その上に他の層の位置合せマークを重ね合せることに
    より、各パターンを位置合せすることを特徴とする厚膜
    基板印刷における位置合せ方法。
  2. (2)上記基準部位は直角部分である請求項1記載の厚
    膜基板印刷における位置合せ方法。
JP18081888A 1988-07-19 1988-07-19 厚膜基板印刷における位置合せ方法 Pending JPH0230195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18081888A JPH0230195A (ja) 1988-07-19 1988-07-19 厚膜基板印刷における位置合せ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18081888A JPH0230195A (ja) 1988-07-19 1988-07-19 厚膜基板印刷における位置合せ方法

Publications (1)

Publication Number Publication Date
JPH0230195A true JPH0230195A (ja) 1990-01-31

Family

ID=16089894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18081888A Pending JPH0230195A (ja) 1988-07-19 1988-07-19 厚膜基板印刷における位置合せ方法

Country Status (1)

Country Link
JP (1) JPH0230195A (ja)

Similar Documents

Publication Publication Date Title
JPH0230195A (ja) 厚膜基板印刷における位置合せ方法
JPH05327163A (ja) 電子部品の実装構造
JPH021915Y2 (ja)
JPH11307890A (ja) プリント配線板
JPH05335438A (ja) リードレスチップキャリア
US20050109853A1 (en) Print-circuit board forming method and print-circuit board
JPH0514541Y2 (ja)
JPH0613741A (ja) 表面実装部品用回路基板
JPS6342536Y2 (ja)
JPH04317386A (ja) 実装基板のアッセンブリ方法
JPS61180496A (ja) 回路基板の形成方法
JP2550781B2 (ja) 印刷配線板の製造方法
JPS58135692A (ja) 印刷の位置決め方法
JPH0767001B2 (ja) 電子部品用基板
JPH0281689A (ja) クリームはんだ印刷用のスクリーンマスク
JPH0534138Y2 (ja)
JP2705154B2 (ja) プリント配線板の製造方法
JPH01253297A (ja) 厚膜回路装置の製造方法
JPH08255969A (ja) プリント基板装置
JPS60231383A (ja) プリント配線板
JPS6362398B2 (ja)
JPH07120850B2 (ja) 端子接合法
JPH0529719A (ja) プリント配線基板
JPS6318690A (ja) 印刷導体配線方法
JPS6278895A (ja) ハイブリツドic