JPS6278895A - ハイブリツドic - Google Patents

ハイブリツドic

Info

Publication number
JPS6278895A
JPS6278895A JP21848985A JP21848985A JPS6278895A JP S6278895 A JPS6278895 A JP S6278895A JP 21848985 A JP21848985 A JP 21848985A JP 21848985 A JP21848985 A JP 21848985A JP S6278895 A JPS6278895 A JP S6278895A
Authority
JP
Japan
Prior art keywords
hybrid
conductor
substrate
circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21848985A
Other languages
English (en)
Inventor
敏幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP21848985A priority Critical patent/JPS6278895A/ja
Publication of JPS6278895A publication Critical patent/JPS6278895A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、基板表面の導体回路の形成に特徴を有するハ
イブリッドICに関する。
C口)従来技術とその問題点 厚膜ハイブリッドICの導体回路は、従来スクリーン印
刷法によって形成されている。一般に、スクリーン印刷
は、第1導体誘電体、第2導体、2〜3種類の抵抗体、
保護コートガラスなどの印刷が繰り返し施されるもので
あり、各印刷ごとに専用のマスクが用いられる。従って
、わずかな回路仕様の変更に対しての総てのマスクを改
変する必要があり、時間的及びコスト的に無駄が多いも
のとなっている。また、印刷法ではパターンの微となっ
ていた。
本発明は、スクリーン印刷を用いることなく簡便かつ正
確に導体回路を形成することのできるハイブリッドIC
を提供することを目的とする。
(ハ)構成 本発明によるハイブリッドICは、基板表面の導体回路
を、基板表面に形成した溝に導体ペーストを充填して形
成した構成としている。
(ニ)作用 上記構成によると、基板の表面にレーザー加工機やダイ
ヤモンドペンで所望の回路パターン溝を形成した上で、
この溝にのみ導体ペーストを充填し、その後に基板を焼
成することで、基板表面に、溝幅に応じた線幅で、1F
fHさに応じた厚さの導体回路を形成することができる
(ホ)実施例 以下、本発明に係るハイブリッドICの製作手順を説明
する。
まず、第1図に示すように、セラミック基板1の表面に
レーザー加工機2のレーザービーム3を所望の回路パタ
ーンで走査させて、所望線幅、所望深さのパターン溝4
を形成する。 次に、第2図及び第3図に示すように、
基板1の表面に導体ペースト5を塗布した上で、スキー
ジ6で余分なペースト5を掻き落とすことによって、パ
ターン溝4にのみペーストを充填する。
このようにしてパターン溝4に導体ペースト5が充填さ
れた基板Iを焼成して、所望パターンの導体回路を形成
する。
その後に、第4図に示すように基板1上に抵抗、コンデ
ンサ、ICなどのチップ部品群を実装する。′その場合
、回路のクロス部分は、第5図に示すように、ブリッジ
用のチップ7を装着することで簡単に形成することがで
きる。
なお、パターン溝4の加工手段はレーザービームを用い
る他に、ダイヤモンドペンによる加工も可能である。
(へ)効果 以上のように本発明によるハイブリッド■cは、スクリ
ーン印刷法を用いることなく回路パターンを形成するの
で、回路仕様の変更に対してら溝加工制御の少しの改変
だけですみ、改変処理時間も短時間ですむとともに、新
たなマスクの準備が不要で、加工コストの増大を抑える
ことができろ。
また、溝加工によるパターン形成であるために、溝加工
手段の選択によって極めて微細なパターンでも正確に形
成することができるようになった。
【図面の簡単な説明】
第1図ないし第3図は本発明に係るハイブリッドICの
製造手順を示しており、第1図は回路パターン溝の形成
工程を示す斜視図、第2図は導体充填工程を示す斜視図
、第3図その要部拡大側面図である。第4図は完成した
ハイブリッドICの斜視図、第5図は回路クロス部の分
解斜視図である。 l・・・基板、4・・・パターン溝、5・・・導体ペー
スト。 チー 寸 U)

Claims (1)

    【特許請求の範囲】
  1. (1)基板1表面の導体回路を基板表面に形成したパタ
    ーン溝4に導体ペースト5を充填して形成してあるハイ
    ブリッドIC。
JP21848985A 1985-09-30 1985-09-30 ハイブリツドic Pending JPS6278895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21848985A JPS6278895A (ja) 1985-09-30 1985-09-30 ハイブリツドic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21848985A JPS6278895A (ja) 1985-09-30 1985-09-30 ハイブリツドic

Publications (1)

Publication Number Publication Date
JPS6278895A true JPS6278895A (ja) 1987-04-11

Family

ID=16720728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21848985A Pending JPS6278895A (ja) 1985-09-30 1985-09-30 ハイブリツドic

Country Status (1)

Country Link
JP (1) JPS6278895A (ja)

Similar Documents

Publication Publication Date Title
US4508753A (en) Method of producing fine line conductive/resistive patterns on an insulating coating
KR920004038B1 (ko) 후막형성방법
US5090120A (en) Process for forming solder lands in a printed wiring board manufacturing method
JPS6278895A (ja) ハイブリツドic
JPS59207651A (ja) 膜回路基板の製造方法
JP2743175B2 (ja) プリント基板のソルダーレジスト版及びプリント基板製造方法
JPS63216398A (ja) 回路基板の製造方法
JPH0767001B2 (ja) 電子部品用基板
JPS59224194A (ja) 薄膜配線基板
JPH0534138Y2 (ja)
JP2550781B2 (ja) 印刷配線板の製造方法
JPH04209590A (ja) 積層配線板の製造方法
JPS6142990A (ja) 厚膜印刷基板
JPS58194397A (ja) 銅厚膜ペ−ストによる多層配線基板の製造方法
JPS6144453A (ja) 混成集積回路の製造方法
JPH0230195A (ja) 厚膜基板印刷における位置合せ方法
JPS59175789A (ja) 混成集積回路の製造方法
JPS63107086A (ja) 両面印刷配線板の製造方法
JPH05267818A (ja) 回路パターンの形成方法
JPH0216790A (ja) 配線層形成法
JPS6196797A (ja) 厚膜hic多層基板の製造方法
JPS59189607A (ja) 抵抗体の製造方法
JPS62222692A (ja) 厚膜印刷回路形成方法
JPS58164291A (ja) 回路基板の製造方法
JPS58116796A (ja) 印刷配線板の製造法