JPS6196797A - 厚膜hic多層基板の製造方法 - Google Patents
厚膜hic多層基板の製造方法Info
- Publication number
- JPS6196797A JPS6196797A JP21728684A JP21728684A JPS6196797A JP S6196797 A JPS6196797 A JP S6196797A JP 21728684 A JP21728684 A JP 21728684A JP 21728684 A JP21728684 A JP 21728684A JP S6196797 A JPS6196797 A JP S6196797A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- thick film
- hic
- substrate
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、基板に電気回路(主として導体)を構成する
厚膜HIC多層基板の製造方法に関するものである。
厚膜HIC多層基板の製造方法に関するものである。
(従来の技術)
従来、この分野の技術としては例えば
■ 「基板材料に関する動向調査報告書」電子材料工業
会P48〜553月、1984年■ 「銅厚膜多層セラ
ミック基板の開発」沖電気研究開発P 81〜86
Vol 、 50 、A I■ 「厚膜IC化技術」工
業調査会P85〜9312月、1983年 に開示されるものがある。
会P48〜553月、1984年■ 「銅厚膜多層セラ
ミック基板の開発」沖電気研究開発P 81〜86
Vol 、 50 、A I■ 「厚膜IC化技術」工
業調査会P85〜9312月、1983年 に開示されるものがある。
第2図は、従来の厚膜多層基板の製造方法の過程を示す
ものである。第2図に示すように、絶縁基板1への電気
回路(導体)の形成は、(1)金、銅などの導電物質2
を全面に付着させた基板1−1をエツチングによって第
1導体2−1を形成する。
ものである。第2図に示すように、絶縁基板1への電気
回路(導体)の形成は、(1)金、銅などの導電物質2
を全面に付着させた基板1−1をエツチングによって第
1導体2−1を形成する。
(2) 導電物質(Au ”?−スト、 Agペース
ト、 Cu <−スト〕をスクリーン印刷し、焼成によ
って固化する、あるいは乾燥または加熱(100〜25
0℃位)によって固化することにより第1導体2−1を
形成する方法をとっていた。
ト、 Cu <−スト〕をスクリーン印刷し、焼成によ
って固化する、あるいは乾燥または加熱(100〜25
0℃位)によって固化することにより第1導体2−1を
形成する方法をとっていた。
(発明が解決しようとする問題点)
しかし、前記いずれの方法においても電気回路に相当す
る部分(、?−7)は、平面よシ数μm〜50μm上部
へ突出が生じる。この突出によって、中間絶縁層3を経
て第2層4または第2回目のノやターンを形成する際の
印刷工程において、スクリーンの密着不良を起し、この
ため・ぐターン形状の異常、解像不足による細線の形成
が十分にできない等の問題点があり、特に印刷抵抗にお
いては、形状不良、形状精度が悪いことによる抵抗直の
バラツキの大きいことが欠点であった。
る部分(、?−7)は、平面よシ数μm〜50μm上部
へ突出が生じる。この突出によって、中間絶縁層3を経
て第2層4または第2回目のノやターンを形成する際の
印刷工程において、スクリーンの密着不良を起し、この
ため・ぐターン形状の異常、解像不足による細線の形成
が十分にできない等の問題点があり、特に印刷抵抗にお
いては、形状不良、形状精度が悪いことによる抵抗直の
バラツキの大きいことが欠点であった。
(問題点を解決するための手段)
本発明は、このような欠点を解決するためになされたも
ので、セラミック基板または艶縁材料基板に、レーザ加
工、エツチング加工、放電加工等によって浅く、所定幅
と長さで溝を形成するこの溝に、例えばAg−′−?−
スト+ Auペースト+ CuK−スト等の導体を埋め
、焼成加熱、乾燥、加熱(#脂ベースの場合)を行い回
路形成する。次に絶縁層をこの上に形成し、上部導体を
形成することで多層基板を形成する方法である。
ので、セラミック基板または艶縁材料基板に、レーザ加
工、エツチング加工、放電加工等によって浅く、所定幅
と長さで溝を形成するこの溝に、例えばAg−′−?−
スト+ Auペースト+ CuK−スト等の導体を埋め
、焼成加熱、乾燥、加熱(#脂ベースの場合)を行い回
路形成する。次に絶縁層をこの上に形成し、上部導体を
形成することで多層基板を形成する方法である。
(作 用)
本発明は、基板に浅く回路ノ9ターンを彫刻し、この作
られた溝の中に導体を埋めることによって、基板を平坦
化する。この平坦化することで、次層のノJ?ターン(
導体、抵抗体)を正確に形成させ、多層とすることがで
きるのである。
られた溝の中に導体を埋めることによって、基板を平坦
化する。この平坦化することで、次層のノJ?ターン(
導体、抵抗体)を正確に形成させ、多層とすることがで
きるのである。
(実施例)
第1図は本発明の実施例である厚膜HIC多層基板の製
造方法の過程を示す図である。
造方法の過程を示す図である。
第1図において、1は基板、5は彫刻された溝、6は溝
5を埋めた第1導体、7は第1導体6を形成した後の印
刷に上る中間絶縁層または、樹脂の接着層、8は印刷に
よって形成された第2導体である。
5を埋めた第1導体、7は第1導体6を形成した後の印
刷に上る中間絶縁層または、樹脂の接着層、8は印刷に
よって形成された第2導体である。
溝5の彫刻は、(1) レーザ光(C02レーザ、Y
AGレーザなど)による回路図形(導体部分)を照射し
、溶融蒸発させる。・!ターンはレーザ装置のテーブル
及びビーム照射系に入力された情報(磁気テープ、また
はフロッピィディスク)に従って形成すれ、深さはビー
ムのエネルギ調整と繰返しによって決まる。
AGレーザなど)による回路図形(導体部分)を照射し
、溶融蒸発させる。・!ターンはレーザ装置のテーブル
及びビーム照射系に入力された情報(磁気テープ、また
はフロッピィディスク)に従って形成すれ、深さはビー
ムのエネルギ調整と繰返しによって決まる。
(2) フォトレジストを用いたエツチングによる溝
の形成は、基板にフォトレジストを1〜2μm厚さく必
要に応じて更に厚く)に塗布し、さらにマスクを用いて
所定の・ぐターンを露光、現像を行いレジストz4ター
ンを形成し、エツチング液に浸漬し、基板をエツチング
する。溝の幅は、マスクパターンによる、深さは、エツ
チング液組成(例えばアルミ系であれば硝酸と弗化水素
酸の混合液)と時間によって決められる。
の形成は、基板にフォトレジストを1〜2μm厚さく必
要に応じて更に厚く)に塗布し、さらにマスクを用いて
所定の・ぐターンを露光、現像を行いレジストz4ター
ンを形成し、エツチング液に浸漬し、基板をエツチング
する。溝の幅は、マスクパターンによる、深さは、エツ
チング液組成(例えばアルミ系であれば硝酸と弗化水素
酸の混合液)と時間によって決められる。
(3) 放電加工による方法では、電極液中に基板を
漬は電極の一方を製図におけるペンと同様に、形状に従
ってなぞることで溝が形成される。
漬は電極の一方を製図におけるペンと同様に、形状に従
ってなぞることで溝が形成される。
次に、導体6の埋込みは、印刷によって溝の中に刷込む
か、直接スキージによって刷込む、この場合、導体以外
の周辺に導体が付着するので、前記(2)項のエツチン
グで使用したフォトレジスト・母ターンを保護膜として
利用すると効果的である。
か、直接スキージによって刷込む、この場合、導体以外
の周辺に導体が付着するので、前記(2)項のエツチン
グで使用したフォトレジスト・母ターンを保護膜として
利用すると効果的である。
また、フォトレジストは焼成時(500℃以上)に分解
除去できる材質(例えば、ポリ桂皮酸ビニール系)を用
いることもできる。
除去できる材質(例えば、ポリ桂皮酸ビニール系)を用
いることもできる。
中間絶縁層7の形成及び第2導体8の形成は、従来の印
刷焼成によって行う。
刷焼成によって行う。
第1導体6と基板1は表面において同一面、すなわち平
坦化された形成となるため、第2導体8の形成において
、50μm程度のファインノやターンが再現性よく形成
できる。
坦化された形成となるため、第2導体8の形成において
、50μm程度のファインノやターンが再現性よく形成
できる。
(発明の効果)
以上説明したように本発明によ五ば、上部に突出する導
体部を溝に埋め込み表面を平坦にしたので、更に層を重
ねて回路を構成する場合、細線の形成が容易になり、ま
た、印刷抵抗パターンを精度よく形成できる利点がある
ので、厚膜f(IC多層基板の製造に利用することがで
きる。
体部を溝に埋め込み表面を平坦にしたので、更に層を重
ねて回路を構成する場合、細線の形成が容易になり、ま
た、印刷抵抗パターンを精度よく形成できる利点がある
ので、厚膜f(IC多層基板の製造に利用することがで
きる。
第1図は本発明の詳細な説明図、第2図は従来の厚膜多
層基板の製造方法の説明図である。 1・・・基板、5・・・溝、6・・・第1導体、7・・
・中間絶縁層、8・・・第2導体。 第2図 6゜ 1、事件の表示 昭和59年 特 許 願第217286号2、発明の
名称 厚膜HIC多層基板の製造方法 3、補正をする者 事件との関係 特 許 出 願 人住 所
(〒105) 東京都港区虎ノ門1丁目7番12号住
所(〒105) 東京都港区虎ノ門1丁目7番12
号キ 5、補正の対象 明細書中「発明の詳細な説明」の欄6
、補正の内容 別紙の通り 補正の内容 (1) 明細書第5頁第2行目に「フォトレジスト」
とあるのを「フォトレジスト」と補正する。 (2)同書同頁第8行目に「アルミ系」とあるのを「ア
ルミナ系」と補正する。 以上
層基板の製造方法の説明図である。 1・・・基板、5・・・溝、6・・・第1導体、7・・
・中間絶縁層、8・・・第2導体。 第2図 6゜ 1、事件の表示 昭和59年 特 許 願第217286号2、発明の
名称 厚膜HIC多層基板の製造方法 3、補正をする者 事件との関係 特 許 出 願 人住 所
(〒105) 東京都港区虎ノ門1丁目7番12号住
所(〒105) 東京都港区虎ノ門1丁目7番12
号キ 5、補正の対象 明細書中「発明の詳細な説明」の欄6
、補正の内容 別紙の通り 補正の内容 (1) 明細書第5頁第2行目に「フォトレジスト」
とあるのを「フォトレジスト」と補正する。 (2)同書同頁第8行目に「アルミ系」とあるのを「ア
ルミナ系」と補正する。 以上
Claims (1)
- セラミック基板または絶縁材料基板に、レーザ加工、
エッチング加工、放電加工等によって浅く、所定幅と長
さで溝を形成し、この溝に導体(例えばAgペースト,
Auペースト,Cuペースト)を埋込み、基板表面を平
坦化し、焼成加熱、または乾操加熱を行い回路形成した
後、絶縁層をこの上に形成し、上部導体を形成すること
により多層基板を形成することを特徴とする厚膜HIC
多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21728684A JPS6196797A (ja) | 1984-10-18 | 1984-10-18 | 厚膜hic多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21728684A JPS6196797A (ja) | 1984-10-18 | 1984-10-18 | 厚膜hic多層基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6196797A true JPS6196797A (ja) | 1986-05-15 |
Family
ID=16701753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21728684A Pending JPS6196797A (ja) | 1984-10-18 | 1984-10-18 | 厚膜hic多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6196797A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0638852A (ja) * | 1992-02-28 | 1994-02-15 | Yutei Color Niigata Kk | 椅 子 |
-
1984
- 1984-10-18 JP JP21728684A patent/JPS6196797A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0638852A (ja) * | 1992-02-28 | 1994-02-15 | Yutei Color Niigata Kk | 椅 子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6196797A (ja) | 厚膜hic多層基板の製造方法 | |
US5292624A (en) | Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate | |
JPS5830189A (ja) | 微小回路素子の製造法 | |
JPS6153852B2 (ja) | ||
JPS57141934A (en) | Semiconductor device | |
JP3136682B2 (ja) | 多層配線基板の製造方法 | |
JPS63216398A (ja) | 回路基板の製造方法 | |
JPS58115885A (ja) | 配線基板の製造方法 | |
JPH0410753B2 (ja) | ||
JPS61256789A (ja) | プリント配線板製造方法 | |
JPS6339969Y2 (ja) | ||
JPS63257258A (ja) | 低抵抗付回路基板およびその製造法 | |
JPS5877287A (ja) | 印刷配線板の製造方法 | |
JPH066028A (ja) | プリント配線板の製造方法 | |
JPS63192292A (ja) | プリント回路基板の製造方法 | |
JPH0537156A (ja) | 多層回路基板及びその製造方法 | |
JPH0358199B2 (ja) | ||
JPS5923588A (ja) | プリント配線基板 | |
JPS58158991A (ja) | チツプ抵抗器の実装方法 | |
JPS58162094A (ja) | 絶縁基板の導体パタ−ン形成方法 | |
JPS58122401U (ja) | 小型電力用の低抵抗チツプ抵抗器 | |
JPS58116796A (ja) | 印刷配線板の製造法 | |
JPS6226889A (ja) | プリント配線板の製造方法 | |
JPH01175293A (ja) | 印刷抵抗基板およびその製造方法 | |
JPH0358197B2 (ja) |