JPH0216790A - 配線層形成法 - Google Patents

配線層形成法

Info

Publication number
JPH0216790A
JPH0216790A JP16651988A JP16651988A JPH0216790A JP H0216790 A JPH0216790 A JP H0216790A JP 16651988 A JP16651988 A JP 16651988A JP 16651988 A JP16651988 A JP 16651988A JP H0216790 A JPH0216790 A JP H0216790A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
groove
paste layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16651988A
Other languages
English (en)
Inventor
Masakaze Hosoya
細矢 正風
Hisashi Tomimuro
冨室 久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP16651988A priority Critical patent/JPH0216790A/ja
Publication of JPH0216790A publication Critical patent/JPH0216790A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、基板上に、所要のパターンを有する配線層を
形成する配線層形成法に関する。
【従来の技術】
従来、第9図〜第15図を伴って次に述べる配線層形成
法が提案されている。 すなわち、非焼成のセラミックでなり且つ平らな主面1
aを有する非焼成セラミック基板1を予め用意する(第
9図)。 次に、その非焼成セラミック基板1に、その主面1a側
において、所要のパターンを有する溝2を、型押(ブレ
ス)処理によって形成する(第10図)。 この場合、簡単のため、溝2が、非焼成セラミック基板
1上の左側における1状パターンを有する溝2aと、非
焼成セラミック基板1上の@2aの右側における、垂直
部が溝2aの垂直部とほぼ平行に延長している「状パタ
ーンを有する溝2bと、非焼成セラミック基板1上の上
側における、垂直部の遊端が溝2bの水平部の近傍まで
延長している1状パターンを有する溝2Cと、非焼成セ
ラミック基板1上の右下側における、遊端が溝2bの水
平部の近傍まで、満2C側とは反対側において延長して
いるI状バターンを有する溝2dとからなるものとする
。 次に、非焼成セラミック基板1上に、主面1a側におい
て、例えばスクリーン印刷法による導体ペーストの供給
処理によって、溝2を充填している導体ペースト層3を
形成する(第11図)。 この場合、導体ペーストの供給処理をスクリーン印刷法
による処理としており、一方、溝2が溝2a〜2dから
なることから、導体ペーストFrJ3が、溝2a〜2d
にそれぞれ対応している導体ペースト層3a〜3dから
なるものとする。 次に、非焼成セラミック基板1に対する焼成処理と、導
体ペースト層3に対する焼付処理とを同時に行うことに
よって、非焼成セラミック基板1から、焼成され且つセ
ラミックでなる焼成セラミック絶縁基板5を形成すると
ともに、導体ペースト層3から、pi2内にそのパター
ンで延長している配線層4を形成する(第12図)この
場合、導体ペースト層3が導体ペースト層3a〜3dか
らなるので、これに応じて、配線層4も、導体ペースト
層3a〜3dにそれぞれ対応している配線層48〜4d
からなる。 次に、焼成上ラミック絶縁基板5上に、導体ペースト層
3中の導体ペースト層3bの水平部の、導体ペースト層
3C及び3dの遊端部が近接している部と、導体ペース
ト13c及び3dの導体ペースト層3bの水平部に近接
している部とを、ともに覆って延長している絶縁層6を
、例えばスクリーン印刷・焼付処理によって形成する(
第13図)。 次に、配線層4C及び第4dの絶縁層6側の゛遊端部上
と、絶縁層6上とに、ストライブ状に延長している導体
ペースト層7を形成する(第14図)。 次に、導体ペースト層7に対する焼付処理によって、導
体ペースト層7から、配線14bの水平部上を絶縁層5
を介して横切り且つ配線層4C及び4dに連結して延長
している配線層8を形成する(第15図)。 以上が、従来提案されている配線層形成法である。 このような配線層形成法によって形成される配線層4及
び8を有する焼成セラミック絶縁基板5は、第16図に
示すように、両端に電極9゜a及び9bを有する電子部
品9を、その電極9a及び9bを半田10a及び10b
を用いて連結して装架させたりする配線基板として用い
られる。 第9図〜第15図を伴って上述した従来の配線層形成法
によれば、非焼成セラミック基板1に溝2を形成し、そ
の溝2を形成している非焼成セラミック基板1上に、溝
2を充填している導体ペースト層3を形成するようにし
ているので、導体ペースト層3を、溝2の位置において
、厚い厚さに比較的容易に形成することができる。 このため、配線層4を、厚い厚さに容易に形成すること
ができ、従って、配線層4を、幅狭であっても、低い抵
抗しか有しないものとして容易に形成することができる
。 また、配線層4を上述したように厚い厚さに形成しても
、その配線層4が溝2内に延長しているので、配線層4
C及び4dの上面と絶縁層5の上面との間の段差が小さ
い。このため、配線層4b上を絶縁層6を介して横切り
且つ配線層4C及び4dに連結して延長している配線層
8を、絶縁層6の縁上の部が他部に比し極めて薄い厚さ
を有するものとして形成したり、断線しているものとし
て形成したりするおそれなしに、容易に形成することが
できる。
【発明が解決しようとする課題】
しかしながら、上述した従来の配線層形成法の場合、配
線層4を形成するための導体ペースト層3に対する焼付
処理と同時に、焼成セラミック絶縁基板5を形成するた
めの非焼成セラミック基板1に対する焼成処理を行って
いる。そして、このとき、配rA層4は、導体ペースト
層3に対しである収縮率をもって収縮して形成され、ま
た、焼成セラミック絶縁基板5も、非焼成セラミック基
板1に対して、ある収縮率をもって収縮して形成される
が、両者の収縮率間に、大きな差を有する。 このため、非焼成セラミック基板1が反りを有するもの
として形成されたり、配線層4が所期の寸法とパターン
とから大きくずれたものとして形成されなかったりする
、という欠点を有していた。 また、導体ペースト層3から配線層4を形成し且つこれ
と同時に非焼成セラミック基板1から焼成セラミック絶
縁基板5を形成するとぎに、導体ペースト層3の材料が
非焼成セラミック基板1の材料と反応すれば、配線層4
を所期の高い精度で形成し得なくなることから、導体ペ
ースト層3の材料に制約を受(プ、従って、配lii層
4を、十分低い抵抗を有するものとして形成するのに一
定の制限を有していた。 さらに、溝2を、型押(プレス)処理によって機械的に
形成しているので、溝2を、高精度に、微細に形成する
のに一定の限度を有し、このため、焼成セラミック絶縁
基板5上に、高精度、微細な配線層4を、高密度に形成
することに一定の限度を有していた。 よって、本発明は、上述した欠点のない、新規な配線層
形成法を提案せんとするものである。
【課題を解決するための手段】
本発明による配線層形成法によれば、焼成され且つセラ
ミックでなる焼成セラミック絶縁基板に、その主面側に
おいて、エツチング処理によって、所要のパターンを有
する溝を形成する工程と、上記焼成セラミック絶縁基板
上に、その主面側において、導体ペーストの供給処理に
よって、上記溝を充填している導体ペースト層を形成す
る工程と、上記導体ペースト層から、少なくとも焼付処
理をIMすことによって、上記溝内にそのパターンで延
長している配線層を形成する工程とを有する。
【作用・効果】
本発明による配線層形成法によれば、第9図〜第15図
を伴って上述した従来の配線層形成法の場合に準じて、
焼成セラミック絶縁基板に溝を形成し、その溝を形成し
ている焼成セラミック絶縁基板上に、溝を充填している
導体ペースト層を形成するようにしているので、導体ペ
ースト層を、第9図〜第15図の場合と同様に、溝の位
置において、厚い厚さに比較的容易に形成することがで
きる。このため、配線層を、第9図〜第15図の場合と
同様に、厚い厚さに容易に形成することができ、従って
、配線層を、幅狭であっても、低い抵抗しか有しないも
のとして容易に形成することができる。 また、配線層を上述したように厚い厚さに形成しても、
その配線層が、第9図〜第15図の場合と同様に、溝内
に延長しているので、焼成セラミック絶縁基板の主面と
配線層の上面との間の段差を実質的にないかあるとして
もごく僅かしかないものすることができる。 このため、第9図〜第15図の場合と同様に、配線層上
を絶縁層を介して横切って延長している他の配線層を形
成する場合でも、第9図〜第15図の場合と同様に、そ
の後者の層を絶縁層の縁上の部が他部に比し極めて薄い
厚さを有するものとして形成したり、断線しているもの
どとして形成したりするおそれなしに、容易に形成する
ことができる。 しかしながら、本発明による配線層形成法の場合、配線
層を形成するための導体ペースト居に対する焼付処理を
施すとき、焼成セラミック絶縁基板がすでに焼成されて
いるため、その焼成セラミック絶縁基板に対して焼成処
理を施す必要がないばかりか、配線層が、導体ペースト
層に対しである収縮率をもって収縮して形成されるとし
ても、焼成セラミック絶縁基板は、はとんど収縮しない
。 このため、焼成セラミック絶縁基板に反りが生じたり、
配l11mが所期の寸法とパターンとから大きくずれた
ものとして形成されたりしない。 また、導体ペースト層から配線層を形成するときに、焼
成セラミック絶縁基板がすでに焼成されている基板であ
るため、導体ペースト層の材料が焼成セラミック絶縁基
板の材料と実質的に反応せず、このため、導体ペースト
層の材料にほとんど制約を受けず、従って、配線層を、
十分低い抵抗を有するものとして形成することができる
。 さらに、溝を、エツチング処理によって形成するので、
溝を、高精度に、微細に、且つ所望の深さに容易に形成
することができ、このため、焼成セラミック絶縁基板上
に、高精度、微細な、■つ低い抵抗を有する配II層を
、高密度に形成することができる。
【実施例】
次に、第1図〜第7図を伴って、本発明による配線層形
成法の実施例を述べよう。 第1図〜第7図において、第9図〜第15図との対応部
分には同一符号を付して示す。 第1図〜第7図に示す本発明による配線層形成法は、次
に述べる順次の工程をとって、配線層を形成する。 すなわち、焼成され且つセラミックでなり、且つ平らな
主面5aを右する焼成上ラミック絶縁U板5を予め用意
する〈第1図)。 次に、その焼成セラミック絶縁基板5に、その主面5a
側において、所要のパターンを有する溝2を、エツチン
グ処理によって形成する(第2図)。 この場合、簡単のため、第9図〜第15図で上述した従
来の配線層形成法の場合に準じて、溝2が、焼成セラミ
ック絶縁基板5上の左側における]状パターンを有する
溝2aと、焼成セラミック絶縁基板5上の溝2aの右側
に43ける、垂直部が溝28の垂直部とほぼ平行に延長
している[状パターンを有づ−る溝2bと、焼成セラミ
ック絶縁基板5上の上側における、垂直部の遊端が溝2
bの水平部の近傍まで延長している]状パターンを有す
る溝20と、焼成セラミック絶縁基板5上の右下側にお
ける、遊端が溝2bの水平部の近傍まで、溝2C側とは
反対側において延長しているI状パターンを右する溝2
dとからなるものとする。 次に、焼成セラミック絶縁基板5上に、第9図〜第15
図で上述した従来の配線層形成法の場合に準じて、主面
5a側において、例えばスクリーン印刷法による導体ペ
ーストの供給処理によって、溝2を充填している導体ペ
ースト層3を形成する(第3図)。 この場合、導体ペーストの供給処理をスクリーン印刷法
による処理としており、一方、溝2が溝2a〜2dから
なることから、導体ペースト層3が、第9図〜第15図
の場合と同様に、溝2a〜2dにそれぞれ対応している
導体ペースト層38〜3dからなるものとする。 次に、導体ペースト層3に対する焼付処理を行うことに
よって、導体ペースト層3から、溝2内にそのパターン
で延長している配線層4を形成する(第12図)。 この場合、導体ペースト層3が導体ペースト層3a〜3
dからなるので、これに応じて、配線層4も、第9図〜
第15図の場合と同様に、導体ペースト層38〜3dに
それぞれ対応している配線層4a〜4dからなる。 以下、第9図〜第15図の場合と同様であるので詳細説
明は省略するが、第9図〜第15図の場合と同様に、焼
成セラミック絶縁基板5上に、導体ペースト層3中の導
体ペースト1i13bの水平部の、導体ペースト層3C
及び3dの遊端部が近接している部と、導体ペースト層
3C及び3dの導体ペースト層3bの水平部に近接して
いる部とをともに覆って延長している絶縁層6を形成し
く第5図)、次に、配線ff4c及び第4dの絶縁層6
側の遊端部上ど、絶縁層6上とに、ストライプ状に延長
している導体ペースト層7を形成しく第6図)、次に、
導体ペースト層7に対する焼付処理によって、導体ペー
スト層7から、配線層4bの水平部上を絶縁層5を介し
て横切り且つ配線層4C及び4dに連結して延長してい
る配線層8を形成する(第7図)。 以上が、本発明による配線層形成法の実施例である。 このような本発明による配線層形成法によって形成され
る配線層4及び8を有する焼成セラミック絶縁基板5は
、第8図に示すように、第16図で上述したと同様に、
示すように、両端に電極9a及び9bを有する電子部品
9を、その電極9a及び9bを半田10a及び10bを
用いて連結して装架させたりする配線基板として用いら
れる。 第1図〜第7図を伴って上述した本発明による配線層形
成法によれば、第9図〜第15図で上述した従来の配置
層形成法の場合に準じて、焼成セラミック絶縁基板5に
溝2を形成し、その満2を形成している焼成セラミック
絶縁基板5上に、溝2を充填している導体ペースト層3
を形成するようにしているので、第9図〜第15図の場
合と同様に、導体ペースト層3を、溝2の位置において
、厚い厚さに比較的容易に形成することができる。 このため、第9図〜第15図の場合と同様に、配線層4
を、厚い厚さに容易に形成することができ、従って、配
線層4を、幅狭であっても、低い抵抗しか有しないもの
として容易に形成することができる。 また、配線層4を上述したように厚い厚さに形成しても
、第9図〜第15図の場合と同様に、配線層4が溝2に
延長しているので、焼成セラミック絶縁基板5の主面5
aと配線層4と上面との間の段差を実質的にないかある
としてもごく僅かしかないものとすることができ、よっ
て配線層4C及び4dの上面と絶縁層5の上面との間の
段差が小さい。 このため、第9図〜第15図の場合と同様に、配線層4
b上を絶縁層6を介して横切り且つ配線層4C及び4d
に連結して延長している配線層8を、絶縁層6の縁上の
部が他部に比し極めて薄い厚さを有するものとして形成
したり、断線しているものとして形成したりするおイれ
ZZしに、容易に形成することができる。 しかしながら、第1図〜第7図に示す本発明による配線
層形成法の場合、配線層4を形成するだめの導体ペース
ト層3に対する焼付処理を施すとき、焼成セラミック絶
縁基板5がすでに焼成されているため、その焼成セラミ
ック絶縁基板5を施す必要がないばかりが、配線層4が
、導体ペースト層3に対しである収縮率をもって収縮し
て形成されるとしても、焼成セラミック絶縁基板5は、
はとんど収縮しない。 このため、焼成セラミック絶縁基板5に反りが生じたり
、配線層4が所期の寸法とパターンとから大きくずれた
ものとして形成されたりしない。 また、導体ペースト層3から配線層4を形成するときに
、焼成セラミック絶縁基板5がすでに焼成されている基
板であるため、導体ペースト層3の材料が焼成セラミッ
ク絶縁基板5の材料と実質的に反応せず、このため、導
体ペースト層3の材料にほとんど制約を受けず、従って
、配線層4を、十分低い抵抗を有するものとして形成す
ることができる。 さらに、満2を、エツチング処理によって形成するので
、溝2を、高精度に、微細に、且つ所望の深さに容易に
形成することができ、このため、焼成セラミック絶縁基
板5上に、高精度、微細な、且つ低い抵抗を有する配線
層4を、高密度に形成することができる。 なお、上述においては、焼成セラミック絶縁基板5上へ
のスクリーン印刷法による導体ペーストの供給処理によ
って、溝2を充填している導体ペースト層3を、溝2内
から焼成セラミック絶縁基板5の主面5a上に実質的に
延長していないものとして形成する場合につき述べたが
、スクリーン印刷法によらないそれ自体は公知の種々の
注入法による導体ペーストの供給処理によって、同様に
導体ペースト層3を、溝2内から焼成セラミック絶縁基
板5の主面5a上に実質的に延長していないものとして
形成することもできる。 また、上述においては、導体ペースト層3を、溝2内か
ら焼成セラミック絶縁基板5の主面5a上に実質的に延
長していないものとして形成し、次に、その導体ペース
ト層3に対し、焼成処理を施すだけで、導体ペースト層
3から配線I!4を形成する場合につき述べた。しかし
ながら、焼成セラミック絶縁基板5への塗布による導体
ペーストの供給処理によって、満2を充填している導体
ペースト層3を、溝2内から焼成セラミック絶縁基板5
の主面5a上にその一部または全域に亘って延長してい
るものとして形成し、次に、その導体ペースト層3から
、焼成処理によって導体層を形成し、次に、その導体層
から、溝2内の部は残すが、焼成セラミック絶縁基板5
の主面5a上に延長している部は削除する研磨処理によ
って、溝2内にそのパターンで延長している配線層4を
形成することもできる。 その他、本発明の精神を脱することなしに、種々の変型
、変更をなし得るであろう。
【図面の簡単な説明】
第1図A及びB〜第第7八AびBは、本発明による配線
層形成法の実施例を示す順次の工程における路線的平面
図及びそのB−B線上の断面図である。 第8図は、第1図〜第7図に示す本発明による配線層形
成法を用いて製造された配線基板としての焼成セラミッ
ク絶縁基板上に、電子部品を装架している状態を示して
いる路線的平面図及びそのB−8線上の断面図である。 第9図A及びB〜第第1固 の配線層形成法示す順次の工程における路線的平面図及
びその8−8線上の断面図である。 第16図は、第9図〜第15図に示す従来の配線層形成
法を用いて製造された配線基板としての焼成セラミック
絶縁基板上に、電子部品を装架している状態を示してい
る路線的平面図及びそのB−8線上の断面図である。 1・・・・・・・・・・・・・・・・・・非焼成セラミ
ック基板1a・・・・・・・・・・・・・・・主面2・
・・・・・・・・・・・・・・・・・溝3、3a〜3d ・・・・・・・・・・・・・・・・・・導体ペースト層
4、4a〜4d ・・・・・・・・・・・・・・・・・・配線層5・・・
・・・・・・・・・・・・・・・焼成セラミック絶縁基
板5a・・・・・・・・・・・・・・・主面6・・・・
・・・・・・・・・・・・・・絶縁層7・・・・・・・
・・・・・・・・・・・導体ペースト層8・・・・・・
・・・・・・・・・・・・配線層9・・・・・・・・・
−・・・・・・・・電子部品10a,10b ・・・・・・・・・・・・・・・・・・半田第1図

Claims (1)

  1. 【特許請求の範囲】 焼成され且つセラミックでなる焼成セラミック絶縁基板
    に、その主面側において、エッチング処理によつて、所
    要のパターンを有する溝を形成する工程と、 上記焼成セラミック絶縁基板上に、その主面側において
    、導体ペーストの供給処理によって、上記溝を充填して
    いる導体ペースト層を形成する工程と、 上記導体ペースト層から、少なくとも焼付処理を施すこ
    とによつて、上記溝内にそのパターンで延長している配
    線層を形成する工程とを有することを特徴とする配線層
    形成法。
JP16651988A 1988-07-04 1988-07-04 配線層形成法 Pending JPH0216790A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16651988A JPH0216790A (ja) 1988-07-04 1988-07-04 配線層形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16651988A JPH0216790A (ja) 1988-07-04 1988-07-04 配線層形成法

Publications (1)

Publication Number Publication Date
JPH0216790A true JPH0216790A (ja) 1990-01-19

Family

ID=15832825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16651988A Pending JPH0216790A (ja) 1988-07-04 1988-07-04 配線層形成法

Country Status (1)

Country Link
JP (1) JPH0216790A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846854A (en) * 1993-07-19 1998-12-08 Compagnie Generale D'innovation Et De Developpement Cogidev Electrical circuits with very high conductivity and high fineness, processes for fabricating them, and devices comprising them
JP2012021965A (ja) * 2010-07-13 2012-02-02 Samsung Electro-Mechanics Co Ltd プローブカードのリペア方法及びこれを利用するプローブ基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846854A (en) * 1993-07-19 1998-12-08 Compagnie Generale D'innovation Et De Developpement Cogidev Electrical circuits with very high conductivity and high fineness, processes for fabricating them, and devices comprising them
JP2012021965A (ja) * 2010-07-13 2012-02-02 Samsung Electro-Mechanics Co Ltd プローブカードのリペア方法及びこれを利用するプローブ基板
US8692136B2 (en) 2010-07-13 2014-04-08 Samsung Electro-Mechanics Co., Ltd. Method of repairing probe card and probe board using the same

Similar Documents

Publication Publication Date Title
KR890006125A (ko) 다층회로를 제작하는 방법
JPS62501181A (ja) 寸法の安定した内部接続板の製造方法
EP0335459A3 (en) Electrical connections for electronic devices
KR930004137B1 (ko) 다층회로 제조방법
JPS6235693A (ja) 回路基板
JPH0216790A (ja) 配線層形成法
JPS63213301A (ja) 印刷抵抗体付プリント配線板
JP2001167914A (ja) 絶縁基板の分割溝形状
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JPH09306710A (ja) チップネットワーク電子部品
JPS58148498A (ja) セラミツク厚膜印刷回路基板の歩留り向上パタ−ン
JPH0540582Y2 (ja)
JPH01129488A (ja) 回路基板およびその製造方法
JPH0983090A (ja) 電子部品
JPH01257397A (ja) 金属プリント基板
JPH0611522Y2 (ja) 積層回路基板装置
JP3801843B2 (ja) 配線基板の製造方法
JPH03157990A (ja) 配線基板の製造方法
JPS60115290A (ja) パタ−ニング方法
JPS62181494A (ja) 厚膜集積回路の製造方法
JPH033292A (ja) 回路基板及びそれを用いたイメージセンサ
JPH0537156A (ja) 多層回路基板及びその製造方法
JP2868575B2 (ja) セラミックス配線基板
JPH02126699A (ja) 多層回路基板の製造方法
JPH0673321B2 (ja) チップ抵抗器