JPH0529719A - プリント配線基板 - Google Patents
プリント配線基板Info
- Publication number
- JPH0529719A JPH0529719A JP3179748A JP17974891A JPH0529719A JP H0529719 A JPH0529719 A JP H0529719A JP 3179748 A JP3179748 A JP 3179748A JP 17974891 A JP17974891 A JP 17974891A JP H0529719 A JPH0529719 A JP H0529719A
- Authority
- JP
- Japan
- Prior art keywords
- lands
- mounting
- inspection mark
- wiring board
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Abstract
(57)【要約】
【目的】 チップ部品実装後のチップ部品の実装精度を
検査するために用いられる検査用マークを高精度に、か
つ安価に形成できるようにすると共に、高密度に実装さ
れたチップ部品の検査を容易に行えるようにする。 【構成】 絶縁性基材１上に導体層をパターニングして
形成された配線パターン２の各端部にチップ部品実装用
ランド３ａ及び３ｂを有し、これらランド３ａ及び３ｂ
間において、ランド３ａ及び３ｂと同時に導体層にて検
査用マーク４を形成し、更にランド３ａ及び３ｂ以外の
部分を覆うようにソルダーレジスト５を形成して構成す
る。
検査するために用いられる検査用マークを高精度に、か
つ安価に形成できるようにすると共に、高密度に実装さ
れたチップ部品の検査を容易に行えるようにする。 【構成】 絶縁性基材１上に導体層をパターニングして
形成された配線パターン２の各端部にチップ部品実装用
ランド３ａ及び３ｂを有し、これらランド３ａ及び３ｂ
間において、ランド３ａ及び３ｂと同時に導体層にて検
査用マーク４を形成し、更にランド３ａ及び３ｂ以外の
部分を覆うようにソルダーレジスト５を形成して構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線基板、特
にチップ部品実装後の実装精度を検査するために用いら
れる検査用マークの構造に関する。
にチップ部品実装後の実装精度を検査するために用いら
れる検査用マークの構造に関する。
【０００２】
【従来の技術】一般に、半導体チップ等のチップ部品の
実装状態の検査方法としては、図３に示すように、チッ
プ部品Ｃ下におけるプリント配線基板上のチップ部品実
装用ランド１１ａ及び１１ｂ間に検査用マーク１２を施
し、この検査用マーク１２に対するチップ部品Ｃのずれ
から、その実装位置精度を検査するようにしている。
実装状態の検査方法としては、図３に示すように、チッ
プ部品Ｃ下におけるプリント配線基板上のチップ部品実
装用ランド１１ａ及び１１ｂ間に検査用マーク１２を施
し、この検査用マーク１２に対するチップ部品Ｃのずれ
から、その実装位置精度を検査するようにしている。
【０００３】従来は、図４及び図５に示すように、絶縁
性基材１３上に、導体層をパターニングして配線パター
ン１４を形成し、その後、配線パターン１４の各端部に
形成されたチップ部品実装用ランド１１ａ及び１１ｂを
除いた部分にソルダーレジスト１５を形成し、上記チッ
プ部品実装用ランド１１ａ及び１１ｂの近傍（正確に
は、チップ部品Ｃが実装されるランド１１ａ及び１１ｂ
間）におけるソルダーレジスト１５上に、検査用マーク
１２を例えばスクリーン印刷等により形成するようにし
ている。尚、図５において、１６はバンプを示す。
性基材１３上に、導体層をパターニングして配線パター
ン１４を形成し、その後、配線パターン１４の各端部に
形成されたチップ部品実装用ランド１１ａ及び１１ｂを
除いた部分にソルダーレジスト１５を形成し、上記チッ
プ部品実装用ランド１１ａ及び１１ｂの近傍（正確に
は、チップ部品Ｃが実装されるランド１１ａ及び１１ｂ
間）におけるソルダーレジスト１５上に、検査用マーク
１２を例えばスクリーン印刷等により形成するようにし
ている。尚、図５において、１６はバンプを示す。
【０００４】そして、実装後のチップ部品Ｃの位置と、
検査用マーク１２の位置を目視あるいは画像処理にて認
識し、チップ部品Ｃと検査用マーク１２の相対位置関係
からチップ部品Ｃの実装精度を検査するようにしてい
る。
検査用マーク１２の位置を目視あるいは画像処理にて認
識し、チップ部品Ｃと検査用マーク１２の相対位置関係
からチップ部品Ｃの実装精度を検査するようにしてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
プリント配線基板においては、検査用マーク１２をソル
ダーレジスト１５上において印刷により形成するように
しているため、検査用マーク１２の位置精度が悪く、近
年の高密度化の進んだ配線基板では適用できないという
不都合があった。即ち、検査用マーク１２の形成におけ
る印刷精度がチップ部品実装用ランド１１ａ及び１１ｂ
に対して十分な精度でないからである。
プリント配線基板においては、検査用マーク１２をソル
ダーレジスト１５上において印刷により形成するように
しているため、検査用マーク１２の位置精度が悪く、近
年の高密度化の進んだ配線基板では適用できないという
不都合があった。即ち、検査用マーク１２の形成におけ
る印刷精度がチップ部品実装用ランド１１ａ及び１１ｂ
に対して十分な精度でないからである。
【０００６】ここで、スクリーン印刷における印刷精度
は±０．１５〜±０．２ｍｍであり、例えばランド１１
ａ及び１１ｂ間の間隔ｄが１５０μｍ程度と非常に小さ
い小型チップを実装する場合、図６に示すように、検査
用マーク１２が例えば一方のランド１１ａ側に偏って形
成されてしまい、実装精度の検査を正確に行えないとい
う問題が生じる。
は±０．１５〜±０．２ｍｍであり、例えばランド１１
ａ及び１１ｂ間の間隔ｄが１５０μｍ程度と非常に小さ
い小型チップを実装する場合、図６に示すように、検査
用マーク１２が例えば一方のランド１１ａ側に偏って形
成されてしまい、実装精度の検査を正確に行えないとい
う問題が生じる。
【０００７】従って、従来の検査用マーク１２は、高密
度化を図った配線基板においては、すでに実用的でな
い。換言すれば、従来の検査用マーク１２を用いている
限り、チップ部品Ｃの実装密度を上げてもほとんどが検
査工程にて不良となってしまうため、プリント配線基板
の高密度化を図ることはできない。
度化を図った配線基板においては、すでに実用的でな
い。換言すれば、従来の検査用マーク１２を用いている
限り、チップ部品Ｃの実装密度を上げてもほとんどが検
査工程にて不良となってしまうため、プリント配線基板
の高密度化を図ることはできない。
【０００８】本発明は、このような課題に鑑み成された
もので、その目的とするところは、高精度に、かつ安価
に形成できると共に、高密度に実装されたチップ部品の
検査を容易に行うことができる検査用マークが形成され
たプリント配線基板を提供することにある。
もので、その目的とするところは、高精度に、かつ安価
に形成できると共に、高密度に実装されたチップ部品の
検査を容易に行うことができる検査用マークが形成され
たプリント配線基板を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、表面に、導体
層をパターニングして形成した導体パターン２を有し、
チップ部品Ｃが上記導体パターン２の各端部に形成され
たランド３ａ及び３ｂを介して実装されるプリント配線
基板において、上記ランド３ａ及び３ｂ間に配される実
装状態の検査用マーク４を、上記導体パターン２の形成
時に、上記導体層にて上記導体パターン２と同時に形成
して構成する。
層をパターニングして形成した導体パターン２を有し、
チップ部品Ｃが上記導体パターン２の各端部に形成され
たランド３ａ及び３ｂを介して実装されるプリント配線
基板において、上記ランド３ａ及び３ｂ間に配される実
装状態の検査用マーク４を、上記導体パターン２の形成
時に、上記導体層にて上記導体パターン２と同時に形成
して構成する。
【００１０】
【作用】上述の本発明の構成によれば、検査用マーク４
を、導体パターン２の形成時に、導体層にて導体パター
ン２と同時に形成、即ちランド３ａ及び３ｂと同一工程
にて形成するようにしたので、きわめて高精度に形成す
ることができる。従って、高密度に実装されたチップ部
品Ｃの実装精度を正確に検査することができると共に、
小型チップＣに対する実装精度も検査が可能となる。
を、導体パターン２の形成時に、導体層にて導体パター
ン２と同時に形成、即ちランド３ａ及び３ｂと同一工程
にて形成するようにしたので、きわめて高精度に形成す
ることができる。従って、高密度に実装されたチップ部
品Ｃの実装精度を正確に検査することができると共に、
小型チップＣに対する実装精度も検査が可能となる。
【００１１】また、検査用マーク４を導体パターン２の
形成時に同時に形成するため、検査用マーク４の形成と
導体パターン２の形成とが同一工程で済み、非常に安価
にプリント配線基板を作製することができる。
形成時に同時に形成するため、検査用マーク４の形成と
導体パターン２の形成とが同一工程で済み、非常に安価
にプリント配線基板を作製することができる。
【００１２】
【実施例】以下、図１及び図２を参照しながら本発明の
実施例を説明する。図１Ａは、本実施例に係るプリント
配線基板の要部、特にチップ部品実装用ランドと検査用
マークを示す平面図、図１Ｂは図１ＡにおけるＡ−Ａ線
上の断面図である。
実施例を説明する。図１Ａは、本実施例に係るプリント
配線基板の要部、特にチップ部品実装用ランドと検査用
マークを示す平面図、図１Ｂは図１ＡにおけるＡ−Ａ線
上の断面図である。
【００１３】このプリント配線基板は、図示するよう
に、絶縁性基材１上に導体層をパターニングして形成さ
れた配線パターン２を有し、この配線パターン２の各端
部にチップ部品実装用ランド３ａ及び３ｂが形成されて
いる。
に、絶縁性基材１上に導体層をパターニングして形成さ
れた配線パターン２を有し、この配線パターン２の各端
部にチップ部品実装用ランド３ａ及び３ｂが形成されて
いる。
【００１４】しかして、本例においては、ランド３ａ及
び３ｂ間において、ランド３ａ及び３ｂと同時に導体層
にて検査用マーク４が形成され、更にランド３ａ及び３
ｂ以外の部分を覆うようにソルダーレジスト５が形成さ
れて構成されている。尚、検査用マーク４が配線パター
ン２とは独立して形成されているため、この検査用マー
ク４上に必ずしもソルダーレジスト５を形成する必要は
ない。
び３ｂ間において、ランド３ａ及び３ｂと同時に導体層
にて検査用マーク４が形成され、更にランド３ａ及び３
ｂ以外の部分を覆うようにソルダーレジスト５が形成さ
れて構成されている。尚、検査用マーク４が配線パター
ン２とは独立して形成されているため、この検査用マー
ク４上に必ずしもソルダーレジスト５を形成する必要は
ない。
【００１５】そして、実装後のチップ部品Ｃの位置と、
検査用マーク４の位置を目視あるいは画像処理にて認識
し、チップ部品Ｃと検査用マーク４の相対位置関係から
チップ部品Ｃの実装精度を検査する。尚、図１Ｂにおい
て、６はバンプを示す。
検査用マーク４の位置を目視あるいは画像処理にて認識
し、チップ部品Ｃと検査用マーク４の相対位置関係から
チップ部品Ｃの実装精度を検査する。尚、図１Ｂにおい
て、６はバンプを示す。
【００１６】上述のように、本例によれば、検査用マー
ク４を、上記配線パターン２の形成時に、上記導体層に
て上記配線パターン２と同時に形成、即ちランド３ａ及
び３ｂと同一工程にて形成するようにしたので、きわめ
て高精度に例えば±０．０１ｍｍ内の精度にて形成する
ことができる。従って、高密度に実装されたチップ部品
Ｃの実装精度を正確に検査することができると共に、小
型チップＣに対する実装精度も検査が可能となる。
ク４を、上記配線パターン２の形成時に、上記導体層に
て上記配線パターン２と同時に形成、即ちランド３ａ及
び３ｂと同一工程にて形成するようにしたので、きわめ
て高精度に例えば±０．０１ｍｍ内の精度にて形成する
ことができる。従って、高密度に実装されたチップ部品
Ｃの実装精度を正確に検査することができると共に、小
型チップＣに対する実装精度も検査が可能となる。
【００１７】また、検査用マーク４を配線パターン２の
形成時に同時に形成するため、検査用マーク４の形成と
配線パターン２の形成とが同一工程で済み、非常に安価
にプリント配線基板を作製することができる。
形成時に同時に形成するため、検査用マーク４の形成と
配線パターン２の形成とが同一工程で済み、非常に安価
にプリント配線基板を作製することができる。
【００１８】上記実施例では、ランド３ａ及び３ｂ間に
検査用マーク４を配線パターン２と独立に形成するよう
にしたが、その他、図２に示すように、ランド３ａ及び
３ｂ間に配線パターン２ａを形成し、該配線パターン２
をランド３ａ及び３ｂ間において、例えば図２Ａに示す
ように、部分的に幅を広くしてこの幅広の部分を検査用
マーク４として利用するようにしてもよい。
検査用マーク４を配線パターン２と独立に形成するよう
にしたが、その他、図２に示すように、ランド３ａ及び
３ｂ間に配線パターン２ａを形成し、該配線パターン２
をランド３ａ及び３ｂ間において、例えば図２Ａに示す
ように、部分的に幅を広くしてこの幅広の部分を検査用
マーク４として利用するようにしてもよい。
【００１９】また、図２Ｂに示すように、ランド３ａ及
び３ｂ間を走る配線パターン２ａ中、ランド３ａ及び３
ｂの幅Ｄよりも外側の部分に例えば円形状のマークを形
成して、このマークを検査用マーク４として利用するよ
うにしてもよい。
び３ｂ間を走る配線パターン２ａ中、ランド３ａ及び３
ｂの幅Ｄよりも外側の部分に例えば円形状のマークを形
成して、このマークを検査用マーク４として利用するよ
うにしてもよい。
【００２０】尚、ランド３ａ及び３ｂ間に配線パターン
２ａを形成する場合は、ランド３ａ及び３ｂ間の中央部
分に沿って延び、かつランド３ａ及び３ｂの延長線ｍを
直交する線ｎ上に沿って形成することが望ましい。ま
た、この例においても、ランド３ａ及び３ｂ以外の部分
を覆うようにソルダーレジスト（図示せず）を形成す
る。
２ａを形成する場合は、ランド３ａ及び３ｂ間の中央部
分に沿って延び、かつランド３ａ及び３ｂの延長線ｍを
直交する線ｎ上に沿って形成することが望ましい。ま
た、この例においても、ランド３ａ及び３ｂ以外の部分
を覆うようにソルダーレジスト（図示せず）を形成す
る。
【００２１】この図２の例によれば、図１で示す実施例
と同様に、高密度に実装されたチップ部品Ｃの実装精度
を正確に検査することができると共に、非常に安価にプ
リント配線基板を作製することができ、更にランド３ａ
及び３ｂ間にも配線パターン２ａを形成するため、配線
パターンの高密度化を図ることができる。
と同様に、高密度に実装されたチップ部品Ｃの実装精度
を正確に検査することができると共に、非常に安価にプ
リント配線基板を作製することができ、更にランド３ａ
及び３ｂ間にも配線パターン２ａを形成するため、配線
パターンの高密度化を図ることができる。
【００２２】
【発明の効果】本発明に係るプリント配線基板によれ
ば、チップ部品実装後のチップ部品の実装精度を検査す
るために用いられる検査用マークを高精度に、かつ安価
に形成できると共に、高密度に実装されたチップ部品の
検査を容易に行うことができる。
ば、チップ部品実装後のチップ部品の実装精度を検査す
るために用いられる検査用マークを高精度に、かつ安価
に形成できると共に、高密度に実装されたチップ部品の
検査を容易に行うことができる。
【図１】Ａは、本実施例に係るプリント配線基板の要部
（チップ部品実装用ランドと検査用マーク）を示す平面
図。Ｂは、図１ＡにおけるＡ−Ａ線上の断面図。
（チップ部品実装用ランドと検査用マーク）を示す平面
図。Ｂは、図１ＡにおけるＡ−Ａ線上の断面図。
【図２】他の実施例に係るプリント配線基板の要部（チ
ップ部品実装用ランドと検査用マーク）を示す平面図。
ップ部品実装用ランドと検査用マーク）を示す平面図。
【図３】チップ部品の実装状態を示す斜視図。
【図４】従来例に係るプリント配線基板の要部（チップ
部品実装用ランドと検査用マーク）を示す平面図。
部品実装用ランドと検査用マーク）を示す平面図。
【図５】図４におけるＢ−Ｂ線上の断面図。
【図６】従来例に係るプリント配線基板での不都合点を
示す説明図。
示す説明図。
Ｃ チップ部品 １ 絶縁性基材 ２ 配線パターン ３ａ及び３ｂ チップ部品実装用ランド ４ 検査用マーク ５ ソルダーレジスト ６ バンプ
Claims (1)
- 【特許請求の範囲】 【請求項１】 表面に、導体層をパターニングして形成
した導体パターンを有し、チップ部品が上記導体パター
ンの各端部に形成されたランドを介して実装されるプリ
ント配線基板において、 上記ランド間に配される実装状態の検査用マークが、上
記導体パターンの形成時に、上記導体層にて上記導体パ
ターンと同時に形成されていることを特徴とするプリン
ト配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179748A JPH0529719A (ja) | 1991-07-19 | 1991-07-19 | プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179748A JPH0529719A (ja) | 1991-07-19 | 1991-07-19 | プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529719A true JPH0529719A (ja) | 1993-02-05 |
Family
ID=16071186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179748A Pending JPH0529719A (ja) | 1991-07-19 | 1991-07-19 | プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529719A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1691589A1 (en) * | 2005-02-09 | 2006-08-16 | Nitto Denko Corporation | Wired circuit board and producing method thereof |
-
1991
- 1991-07-19 JP JP3179748A patent/JPH0529719A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1691589A1 (en) * | 2005-02-09 | 2006-08-16 | Nitto Denko Corporation | Wired circuit board and producing method thereof |
| US7371971B2 (en) | 2005-02-09 | 2008-05-13 | Nitto Denko Corporation | Wired circuit board and producing method thereof |
| US7629540B2 (en) | 2005-02-09 | 2009-12-08 | Nitto Denko Corporation | Wired circuit board and production method thereof |
| US7971353B2 (en) | 2005-02-09 | 2011-07-05 | Nitto Denko Corporation | Production method of a wired circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0529719A (ja) | プリント配線基板 | |
| JPH05335438A (ja) | リードレスチップキャリア | |
| JP2926922B2 (ja) | 印刷配線板 | |
| JPH02125490A (ja) | 印刷配線板 | |
| JPH0644177U (ja) | プリント配線板 | |
| JPH0697634A (ja) | フリップチップ用のプリント配線板 | |
| JPH0514541Y2 (ja) | ||
| JPH0613741A (ja) | 表面実装部品用回路基板 | |
| KR19990044106A (ko) | 필름 캐리어용 도체 패턴 전사 방법과 이 방법에 사용되는 마스크 및 필름 캐리어 | |
| JP2645516B2 (ja) | アイマークを備えたプリント配線板及びその製造方法 | |
| JPH0410707Y2 (ja) | ||
| JPH0529720A (ja) | プリント配線基板 | |
| JPH02198186A (ja) | プリント配線板シールド層検査方法と検査手段 | |
| JPS6240458Y2 (ja) | ||
| JP3791233B2 (ja) | プリント基板とこのプリント基板の測定装置 | |
| JPH06326446A (ja) | 基板の製造方法及び基板 | |
| JPH0521923A (ja) | 印刷配線板 | |
| JP2001353716A (ja) | セラミック集合基板へのブレーク溝形成方法 | |
| JPH0737329Y2 (ja) | 印刷配線板 | |
| JPH0964495A (ja) | 位置認識マーク付配線基板および配線基板の位置認識方法 | |
| KR900009644Y1 (ko) | 고주파 회로설계용 회로기판 | |
| JPS60231383A (ja) | プリント配線板 | |
| JPH08255969A (ja) | プリント基板装置 | |
| JPH10135626A (ja) | プリント基板 | |
| JPH02257694A (ja) | 印刷配線基板 |